JP2003151998A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003151998A JP2003151998A JP2001351522A JP2001351522A JP2003151998A JP 2003151998 A JP2003151998 A JP 2003151998A JP 2001351522 A JP2001351522 A JP 2001351522A JP 2001351522 A JP2001351522 A JP 2001351522A JP 2003151998 A JP2003151998 A JP 2003151998A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- brazing material
- semiconductor device
- heated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造方法において、半導体チッ
プの発熱領域の真下における中央部にボイドが発生する
ことを抑制した接合方法を提供すること。 【解決手段】 （ａ）に示されるように、加熱を施して
溶融させる前のはんだ５を発熱領域６の中心部を避けた
位置に配置すると、（ｂ）に示されるように、半導体チ
ップ２の発熱領域６の中心部に対応する領域にはボイド
が存在せず、ボイド７が発生したとしても、その発生位
置は、半導体チップ２の発熱領域６の中心部を避けた位
置に対応する領域のみとなる。それにより、半導体チッ
プ２の動作時に発熱領域６が発熱したとしても、ボイド
７の存在により半導体チップ２の発熱領域６の中心部が
局部的に高温になることはない。よって、半導体チップ
２の発熱領域６の中心部においては、熱が均一に放散さ
れ、局部的に高温部分がなく、特性劣化や破壊強度の低
下を防止し、長期寿命を確保することができる。
プの発熱領域の真下における中央部にボイドが発生する
ことを抑制した接合方法を提供すること。 【解決手段】 （ａ）に示されるように、加熱を施して
溶融させる前のはんだ５を発熱領域６の中心部を避けた
位置に配置すると、（ｂ）に示されるように、半導体チ
ップ２の発熱領域６の中心部に対応する領域にはボイド
が存在せず、ボイド７が発生したとしても、その発生位
置は、半導体チップ２の発熱領域６の中心部を避けた位
置に対応する領域のみとなる。それにより、半導体チッ
プ２の動作時に発熱領域６が発熱したとしても、ボイド
７の存在により半導体チップ２の発熱領域６の中心部が
局部的に高温になることはない。よって、半導体チップ
２の発熱領域６の中心部においては、熱が均一に放散さ
れ、局部的に高温部分がなく、特性劣化や破壊強度の低
下を防止し、長期寿命を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ロウ材に加熱を施
して溶融させることにより、半導体チップとベース基板
を接合させる半導体装置の製造方法に関するもので、特
にボイドの発生を抑制した接合方法に関する。
して溶融させることにより、半導体チップとベース基板
を接合させる半導体装置の製造方法に関するもので、特
にボイドの発生を抑制した接合方法に関する。
【０００２】
【従来技術】従来、この種の半導体装置としては、特開
平７−２６３４６９号公報に記載のものが提案されてい
る。
平７−２６３４６９号公報に記載のものが提案されてい
る。
【０００３】この半導体装置は、図８に示されるよう
に、半導体チップ１１のほぼ中央部に対応するベースの
部材１２に凹部１３が設けられおり、この凹部１３にロ
ウ材１４を搭載し、その上部に半導体チップ１１を搭載
している。
に、半導体チップ１１のほぼ中央部に対応するベースの
部材１２に凹部１３が設けられおり、この凹部１３にロ
ウ材１４を搭載し、その上部に半導体チップ１１を搭載
している。
【０００４】このような状態で、ロウ材１４を不活性雰
囲気又は還元雰囲気中で加熱すると、図９（ａ）から図
９（ｅ）に示されるように、ロウ材１４と半導体チップ
１１及びロウ材１４と部材１２とが接続する部分から周
囲にロウ材１４が広がるので、ボイドの発生を抑制する
ことができる。
囲気又は還元雰囲気中で加熱すると、図９（ａ）から図
９（ｅ）に示されるように、ロウ材１４と半導体チップ
１１及びロウ材１４と部材１２とが接続する部分から周
囲にロウ材１４が広がるので、ボイドの発生を抑制する
ことができる。
【０００５】
【発明が解決しようとする課題】ところが、上記特開平
７−２６３４６９号公報に開示された技術では、加熱を
施す前のロウ材１４や半導体チップ１１、部材１２の接
触表面に存在する凹凸にガスがトラップされ、それによ
って、ロウ材１４広がり後においては、このガスがロウ
材１４の内部に残留してしまい、素子形成領域である半
導体チップ１１のほぼ中央部の真下に設けられたロウ材
１４内にボイドが発生してしまうという問題がある。
７−２６３４６９号公報に開示された技術では、加熱を
施す前のロウ材１４や半導体チップ１１、部材１２の接
触表面に存在する凹凸にガスがトラップされ、それによ
って、ロウ材１４広がり後においては、このガスがロウ
材１４の内部に残留してしまい、素子形成領域である半
導体チップ１１のほぼ中央部の真下に設けられたロウ材
１４内にボイドが発生してしまうという問題がある。
【０００６】上述のように、半導体チップ１１のほぼ中
央部は素子形成領域であり、半導体装置の動作時には、
この素子形成領域は発熱し、その熱がロウ材１４を介し
て部材１２に伝播する。
央部は素子形成領域であり、半導体装置の動作時には、
この素子形成領域は発熱し、その熱がロウ材１４を介し
て部材１２に伝播する。
【０００７】そのため、半導体チップ１１のほぼ中央部
の真下に設けられたロウ材１４内にボイドが存在する
と、このボイドにより半導体チップ１１からの熱の放散
が特に悪くなり、それによって、ボイドが存在する部分
が他の領域より局部的に温度が上昇して高温となるた
め、半導体チップ１１の特性劣化や、破壊強度の低下な
どを招いてしまう。
の真下に設けられたロウ材１４内にボイドが存在する
と、このボイドにより半導体チップ１１からの熱の放散
が特に悪くなり、それによって、ボイドが存在する部分
が他の領域より局部的に温度が上昇して高温となるた
め、半導体チップ１１の特性劣化や、破壊強度の低下な
どを招いてしまう。
【０００８】そこで、本発明の目的は、上記問題点に鑑
み、半導体装置の製造方法において、半導体チップの発
熱領域の真下における中央部にボイドが発生することを
抑制した接合方法を提供することにある。
み、半導体装置の製造方法において、半導体チップの発
熱領域の真下における中央部にボイドが発生することを
抑制した接合方法を提供することにある。
【０００９】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、半導体装置の動作時に発熱する素子
を有した半導体チップをベース基板にロウ材を介して搭
載し、ロウ材に加熱を施して溶融させることにより、半
導体チップとベース基板を接合させる半導体装置の製造
方法において、加熱を施して溶融させる前のロウ材は半
導体チップの発熱領域の中心部を避けた位置に配置した
ことを特徴としている。
装置の製造方法は、半導体装置の動作時に発熱する素子
を有した半導体チップをベース基板にロウ材を介して搭
載し、ロウ材に加熱を施して溶融させることにより、半
導体チップとベース基板を接合させる半導体装置の製造
方法において、加熱を施して溶融させる前のロウ材は半
導体チップの発熱領域の中心部を避けた位置に配置した
ことを特徴としている。
【００１０】請求項１に記載の発明によれば、半導体チ
ップの発熱領域の中心部に対応する領域におけるボイド
の発生を抑制することができるため、半導体チップの動
作時に発熱領域が発熱したとしても、ボイドの存在によ
り半導体チップの発熱領域の中心部が局部的に高温にな
ることはない。
ップの発熱領域の中心部に対応する領域におけるボイド
の発生を抑制することができるため、半導体チップの動
作時に発熱領域が発熱したとしても、ボイドの存在によ
り半導体チップの発熱領域の中心部が局部的に高温にな
ることはない。
【００１１】よって、半導体チップの発熱領域の中心部
においては、熱が均一に放散され、局部的に高温部分が
なく、特性劣化や破壊強度の低下を防止し、長期寿命を
確保することができる。
においては、熱が均一に放散され、局部的に高温部分が
なく、特性劣化や破壊強度の低下を防止し、長期寿命を
確保することができる。
【００１２】請求項２に記載の半導体装置の製造方法
は、加熱を施して溶融させる前のロウ材の表面積が、半
導体チップ及びベース基板における加熱を施して溶融さ
せた後のロウ材と接触する面積よりも小さくなるように
形成したことを特徴としている。
は、加熱を施して溶融させる前のロウ材の表面積が、半
導体チップ及びベース基板における加熱を施して溶融さ
せた後のロウ材と接触する面積よりも小さくなるように
形成したことを特徴としている。
【００１３】請求項２に記載の発明によれば、ロウ材の
変形やベース基板及び半導体チップの接触表面に存在す
る凹凸によって、ロウ材とベース基板及びロウ材と半導
体チップとの間に発生する隙間を抑制することができる
ので、ボイドの発生を抑制することができる。
変形やベース基板及び半導体チップの接触表面に存在す
る凹凸によって、ロウ材とベース基板及びロウ材と半導
体チップとの間に発生する隙間を抑制することができる
ので、ボイドの発生を抑制することができる。
【００１４】請求項３に記載の半導体装置の製造方法
は、加熱を施して溶融させる前のロウ材を転がらない形
状にしたことを特徴としている。
は、加熱を施して溶融させる前のロウ材を転がらない形
状にしたことを特徴としている。
【００１５】請求項３に記載の発明によれば、ロウ材を
ベース基板上に安定させることができるので、ロウ材の
位置ずれなどを防止することができる。
ベース基板上に安定させることができるので、ロウ材の
位置ずれなどを防止することができる。
【００１６】
【発明の実施の形態】以下、本発明を具体化した一実施
形態を、図面に従って説明する。
形態を、図面に従って説明する。
【００１７】図１には、本実施形態の半導体装置の概略
断面構造を示し、図２（ａ）及び図２（ｂ）には、本実
施形態の半導体チップの概略構造を示す。
断面構造を示し、図２（ａ）及び図２（ｂ）には、本実
施形態の半導体チップの概略構造を示す。
【００１８】まず、図１に示されるように、放熱基板１
（本発明でいうベース基板）は、その表面の少なくとも
半導体チップ２が搭載される位置に設けられたＮｉめっ
き層３を有しており、そして、半導体チップ２の裏面に
設けられたＡｕめっき層４とＮｉめっき層３との間に、
はんだ５（本発明でいうロウ材）を介して接合されてい
る。
（本発明でいうベース基板）は、その表面の少なくとも
半導体チップ２が搭載される位置に設けられたＮｉめっ
き層３を有しており、そして、半導体チップ２の裏面に
設けられたＡｕめっき層４とＮｉめっき層３との間に、
はんだ５（本発明でいうロウ材）を介して接合されてい
る。
【００１９】このはんだ５は、予め半導体チップ２の発
熱領域６の中心部を避けて配置され、水素雰囲気及び不
活性ガス雰囲気の加熱炉中を通過させて溶融させること
により形成されたものである。
熱領域６の中心部を避けて配置され、水素雰囲気及び不
活性ガス雰囲気の加熱炉中を通過させて溶融させること
により形成されたものである。
【００２０】さらに、図２（ａ）及び図２（ｂ）に示さ
れるように、本実施形態の半導体チップ２は、絶縁ゲー
ト型バイポーラトランジスタ（ＩＧＢＴ）であり、その
表面にゲート電極Ｇとエミッタ電極Ｅを有し、裏面を共
通のコレクタ電極Ｃとし、ゲート電極Ｇに印加した電圧
により、エミッタ電極Ｅとコレクタ電極Ｃとの間の大電
流の通電を制御するものである。
れるように、本実施形態の半導体チップ２は、絶縁ゲー
ト型バイポーラトランジスタ（ＩＧＢＴ）であり、その
表面にゲート電極Ｇとエミッタ電極Ｅを有し、裏面を共
通のコレクタ電極Ｃとし、ゲート電極Ｇに印加した電圧
により、エミッタ電極Ｅとコレクタ電極Ｃとの間の大電
流の通電を制御するものである。
【００２１】また、エミッタ電極Ｅの直下には、複数の
公知のＩＧＢＴセルが密集しており、このＩＧＢＴセル
が密集して配置された領域は、半導体装置の動作時に熱
が発生する発熱領域６となっている。
公知のＩＧＢＴセルが密集しており、このＩＧＢＴセル
が密集して配置された領域は、半導体装置の動作時に熱
が発生する発熱領域６となっている。
【００２２】次に、図３及び図４を用いて、半導体チッ
プ２を放熱基板１に実装する工程を説明する。
プ２を放熱基板１に実装する工程を説明する。
【００２３】まず、図３（ａ）及び図４（ａ）に示され
るように、半導体チップ２における非発熱領域に対応す
る放熱基板１上にはんだ５を搭載し、このはんだ５の上
部に半導体チップ２を搭載する。
るように、半導体チップ２における非発熱領域に対応す
る放熱基板１上にはんだ５を搭載し、このはんだ５の上
部に半導体チップ２を搭載する。
【００２４】続いて、不活性雰囲気又は還元雰囲気中で
はんだ５を加熱すると、図３（ｂ）に示されるように、
まず、はんだ５の外側から溶解する。
はんだ５を加熱すると、図３（ｂ）に示されるように、
まず、はんだ５の外側から溶解する。
【００２５】そして、図３（ｃ）から図３（ｅ）に示さ
れるように、徐々にはんだ５全体が溶解していき、つい
には、半導体チップ２の全面に溶融したはんだ５が行き
渡り、半導体チップ２と放熱基板１の端部で表面張力に
よってはんだ５は安定する。
れるように、徐々にはんだ５全体が溶解していき、つい
には、半導体チップ２の全面に溶融したはんだ５が行き
渡り、半導体チップ２と放熱基板１の端部で表面張力に
よってはんだ５は安定する。
【００２６】このように、本実施形態では、図３（ａ）
に示されるように、加熱を施して溶融させる前のはんだ
５を非発熱領域に配置すると、図３（ｅ）及び図４
（ｂ）に示されるように、半導体チップ２の発熱領域６
に対応する領域にはボイドが存在せず、ボイド７が発生
したとしても、その発生位置は、半導体チップ２の非発
熱領域に対応する領域のみとなる。
に示されるように、加熱を施して溶融させる前のはんだ
５を非発熱領域に配置すると、図３（ｅ）及び図４
（ｂ）に示されるように、半導体チップ２の発熱領域６
に対応する領域にはボイドが存在せず、ボイド７が発生
したとしても、その発生位置は、半導体チップ２の非発
熱領域に対応する領域のみとなる。
【００２７】それにより、半導体チップ２の動作時に発
熱領域６が発熱したとしても、ボイド７の存在により半
導体チップ２の発熱領域６が局部的に高温になることは
ない。
熱領域６が発熱したとしても、ボイド７の存在により半
導体チップ２の発熱領域６が局部的に高温になることは
ない。
【００２８】よって、半導体チップ２の発熱領域６にお
いては、熱が均一に放散され、局部的に高温部分がな
く、特性劣化や破壊強度の低下を防止し、長期寿命を確
保することができる。
いては、熱が均一に放散され、局部的に高温部分がな
く、特性劣化や破壊強度の低下を防止し、長期寿命を確
保することができる。
【００２９】尚、本実施形態では、図４（ａ）に示され
るように、加熱を施して溶融させる前のはんだ５を、半
導体チップ２の非発熱領域に対応する位置に搭載してい
るが、半導体チップ２の発熱領域６の中心部（温度が最
も高い部分）を避けた位置にはんだ５を搭載しても同様
の効果を得ることができる。
るように、加熱を施して溶融させる前のはんだ５を、半
導体チップ２の非発熱領域に対応する位置に搭載してい
るが、半導体チップ２の発熱領域６の中心部（温度が最
も高い部分）を避けた位置にはんだ５を搭載しても同様
の効果を得ることができる。
【００３０】また、本実施形態では、図３（ａ）に示さ
れるように、加熱を施して溶融させる前のはんだ５の総
表面積が、半導体チップ２及び放熱基板１における加熱
を施して溶融させた後のはんだ５と接触する面積（以
下、接触面積という）よりも小さくなるように形成して
いる。
れるように、加熱を施して溶融させる前のはんだ５の総
表面積が、半導体チップ２及び放熱基板１における加熱
を施して溶融させた後のはんだ５と接触する面積（以
下、接触面積という）よりも小さくなるように形成して
いる。
【００３１】ここで、はんだ５の総表面積と上記接触面
積との比（以下、面積比という）とボイド発生率との関
係を図５に示す。この図５に示されるように、上記面積
比が小さいほど、ボイド発生率が小さくなっているのが
分かる。
積との比（以下、面積比という）とボイド発生率との関
係を図５に示す。この図５に示されるように、上記面積
比が小さいほど、ボイド発生率が小さくなっているのが
分かる。
【００３２】ボイドは、はんだ５の変形や放熱基板１及
び半導体チップ２の接触表面に存在する凹凸によって、
はんだ５と放熱基板１及びはんだ５と半導体チップ２と
の間には隙間が発生し、はんだ５を溶融させる際に、こ
の隙間に雰囲気ガスが閉じこめれることにより発生する
が、はんだ５の総表面積を小さくすることにより、この
隙間の発生量を低減することができる。
び半導体チップ２の接触表面に存在する凹凸によって、
はんだ５と放熱基板１及びはんだ５と半導体チップ２と
の間には隙間が発生し、はんだ５を溶融させる際に、こ
の隙間に雰囲気ガスが閉じこめれることにより発生する
が、はんだ５の総表面積を小さくすることにより、この
隙間の発生量を低減することができる。
【００３３】よって、本実施形態のように、加熱を施し
て溶融させる前のはんだ５の総表面積が、半導体チップ
２及び放熱基板１における接触面積よりも小さくなるよ
うに形成したことにより、ボイドの発生を抑制すること
ができる。
て溶融させる前のはんだ５の総表面積が、半導体チップ
２及び放熱基板１における接触面積よりも小さくなるよ
うに形成したことにより、ボイドの発生を抑制すること
ができる。
【００３４】また、本実施形態では、図３（ａ）に示さ
れるように、加熱を施して溶融させる前のはんだ５を四
角柱形状にしている。
れるように、加熱を施して溶融させる前のはんだ５を四
角柱形状にしている。
【００３５】それによって、球状のはんだを用いた場合
よりも、はんだの総表面積が大きくなってしまうが、は
んだ５が放熱基板１上を転がることがなくなるため、は
んだ５を放熱基板１上により安定させることができ、は
んだ５の位置ずれなどを防止することができる。
よりも、はんだの総表面積が大きくなってしまうが、は
んだ５が放熱基板１上を転がることがなくなるため、は
んだ５を放熱基板１上により安定させることができ、は
んだ５の位置ずれなどを防止することができる。
【００３６】また、本実施形態では、はんだ５に加熱を
施して溶融させる際に、はんだ５の固相線−液相線温度
領域時間を長くしている。
施して溶融させる際に、はんだ５の固相線−液相線温度
領域時間を長くしている。
【００３７】例えば、本実施形態に用いられているはん
だ５は、Ｓｎを１０％程度含有し、残部がＰｂから成る
Ｓｎ−Ｐｂ系はんだを用いており、このような組成率を
有するはんだ５の固相線−液相線温度は、約２７０℃〜
３００℃であるため、本実施形態では、約２７０℃〜３
００℃までの温度を保つ時間を長くしている。
だ５は、Ｓｎを１０％程度含有し、残部がＰｂから成る
Ｓｎ−Ｐｂ系はんだを用いており、このような組成率を
有するはんだ５の固相線−液相線温度は、約２７０℃〜
３００℃であるため、本実施形態では、約２７０℃〜３
００℃までの温度を保つ時間を長くしている。
【００３８】本実施形態のように、半導体チップ２の裏
面に形成されためっき層（Ａｕ）と放熱基板１の表面に
形成されためっき層（Ｎｉ）の材質が異なると、図６
（ａ）に示されるように、半導体チップ２の表面におけ
るはんだ５の濡れ速度（広がり速度）と放熱基板１の表
面におけるはんだ５の濡れ速度が異なってしまうため、
それによって、雰囲気ガスを巻き込んでしまい、ボイド
が発生してしまう。
面に形成されためっき層（Ａｕ）と放熱基板１の表面に
形成されためっき層（Ｎｉ）の材質が異なると、図６
（ａ）に示されるように、半導体チップ２の表面におけ
るはんだ５の濡れ速度（広がり速度）と放熱基板１の表
面におけるはんだ５の濡れ速度が異なってしまうため、
それによって、雰囲気ガスを巻き込んでしまい、ボイド
が発生してしまう。
【００３９】しかしながら、本実施形態のように、はん
だ５を固相線−液相線温度領域時間を長くして溶融させ
ると、はんだ５は固体と液体の中間の状態であるので、
即ち、非常に粘性のある半溶融の状態であるので、図６
（ｂ）に示されるように、半導体チップ２の裏面と放熱
基板１の表面のはんだ５の濡れ速度を同等にすることが
でき、それによって、雰囲気ガスを巻き込むことが抑制
でき、ボイドの発生を抑制することができる。
だ５を固相線−液相線温度領域時間を長くして溶融させ
ると、はんだ５は固体と液体の中間の状態であるので、
即ち、非常に粘性のある半溶融の状態であるので、図６
（ｂ）に示されるように、半導体チップ２の裏面と放熱
基板１の表面のはんだ５の濡れ速度を同等にすることが
でき、それによって、雰囲気ガスを巻き込むことが抑制
でき、ボイドの発生を抑制することができる。
【００４０】尚、本発明は、上記実施形態に限られるも
のではなく、様々な態様に適用可能である。
のではなく、様々な態様に適用可能である。
【００４１】例えば、本実施形態では、放熱基板１と半
導体チップ２との間のはんだ付けについて説明したが、
これに限定されるものではなく、半導体チップを固定し
たセラミックとこれを支持する金属基板との間のはんだ
付けにも適用できる。
導体チップ２との間のはんだ付けについて説明したが、
これに限定されるものではなく、半導体チップを固定し
たセラミックとこれを支持する金属基板との間のはんだ
付けにも適用できる。
【００４２】また、本実施形態では、半導体チップ２と
してＩＧＢＴを用いて説明したが、これに限定されるも
のではなく、発熱素子であれば同様の効果を得ることが
できる。
してＩＧＢＴを用いて説明したが、これに限定されるも
のではなく、発熱素子であれば同様の効果を得ることが
できる。
【００４３】また、本実施形態では、１個の放熱基板１
に対して１個の半導体チップ２をはんだ付けした構造に
ついて説明したが、これに限定されるものではなく、１
つの放熱基板に対して複数の半導体チップをはんだ付け
した構造にも適用することができる。
に対して１個の半導体チップ２をはんだ付けした構造に
ついて説明したが、これに限定されるものではなく、１
つの放熱基板に対して複数の半導体チップをはんだ付け
した構造にも適用することができる。
【００４４】また、本実施形態では、四角柱形状のはん
だ５を用いたが、これに限定されるものではなく、図７
（ａ）から図７（ｅ）に示されるような形状のはんだ５
を用いても同様の効果を得ることができる。
だ５を用いたが、これに限定されるものではなく、図７
（ａ）から図７（ｅ）に示されるような形状のはんだ５
を用いても同様の効果を得ることができる。
【００４５】また、本実施形態では、はんだ５の固相線
−液相線温度を約２７０℃〜３００℃としたが、はんだ
の組成率によって固相線−液相線温度は変化するため、
これに限定されるものではない。
−液相線温度を約２７０℃〜３００℃としたが、はんだ
の組成率によって固相線−液相線温度は変化するため、
これに限定されるものではない。
【図１】本実施形態の半導体装置の概略断面構造を示す
図である。
図である。
【図２】本実施形態の半導体チップの概略構造を示す図
である。
である。
【図３】本実施形態における半導体チップを放熱基板に
実装する工程を示す図である。
実装する工程を示す図である。
【図４】本実施形態におけるボイドの発生位置を示す図
である。
である。
【図５】はんだの総表面積と接触面積との比（面積比）
とボイド発生率との関係を示すグラフである。
とボイド発生率との関係を示すグラフである。
【図６】はんだの固相線−液相線温度領域時間とはんだ
の濡れ速度の関係を示す図である。
の濡れ速度の関係を示す図である。
【図７】種々のはんだの形状を示す図である。
【図８】従来技術の半導体装置の概略断面構造を示す図
である。
である。
【図９】従来技術における半導体チップを部材に実装す
る工程を示す図である。
る工程を示す図である。
１…放熱基板、
２…半導体チップ、
３…Ｎｉめっき層、
４…Ａｕめっき層、
５…はんだ、
６…発熱領域、
７…ボイド、
Ｇ…ゲート電極、
Ｅ…エミッタ電極、
Ｃ…コレクタ電極。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 平井 康義
愛知県刈谷市昭和町１丁目１番地 株式会
社デンソー内
Ｆターム(参考） 5F047 AA11 BA01 BB01 BB16
Claims (3)
- 【請求項１】 半導体装置の動作時に発熱する素子を有
した半導体チップをベース基板にロウ材を介して搭載
し、前記ロウ材に加熱を施して溶融させることにより、
前記半導体チップと前記ベース基板を接合させる半導体
装置の製造方法において、 加熱を施して溶融させる前の前記ロウ材は、前記半導体
チップの発熱領域の中心部を避けた位置に配置したこと
を特徴とする半導体装置。 - 【請求項２】 前記加熱を施して溶融させる前のロウ材
の表面積が、前記半導体チップ及び前記ベース基板にお
ける加熱を施して溶融させた後の前記ロウ材と接触する
面積よりも小さくなるように形成したことを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記加熱を施して溶融させる前のロウ材
を転がらない形状にしたことを特徴とする請求項１また
は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351522A JP2003151998A (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351522A JP2003151998A (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003151998A true JP2003151998A (ja) | 2003-05-23 |
Family
ID=19163826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351522A Pending JP2003151998A (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003151998A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266405A (ja) * | 2006-03-29 | 2007-10-11 | Mitsubishi Materials Corp | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 |
| US7345369B2 (en) | 2004-10-21 | 2008-03-18 | Denso Corporation | Semiconductor device having semiconductor chip on base through solder layer and method for manufacturing the same |
| JP2008159830A (ja) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | チップ部品の搭載方法およびチップ部品支持体 |
-
2001
- 2001-11-16 JP JP2001351522A patent/JP2003151998A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345369B2 (en) | 2004-10-21 | 2008-03-18 | Denso Corporation | Semiconductor device having semiconductor chip on base through solder layer and method for manufacturing the same |
| JP2007266405A (ja) * | 2006-03-29 | 2007-10-11 | Mitsubishi Materials Corp | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 |
| JP2008159830A (ja) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | チップ部品の搭載方法およびチップ部品支持体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2984068B2 (ja) | 半導体装置の製造方法 | |
| KR101142561B1 (ko) | 레이저 광원 모듈 | |
| JP4078993B2 (ja) | 半導体装置 | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JP2007268613A (ja) | 拡散はんだ付け方法 | |
| JPH08116007A (ja) | 半導体装置 | |
| JP5657145B2 (ja) | 半導体装置 | |
| JPH0541471A (ja) | 半導体集積回路装置 | |
| JP3505950B2 (ja) | 放熱板接合用基板 | |
| JPH11186331A (ja) | 半導体装置およびその製造方法 | |
| JP2003151998A (ja) | 半導体装置の製造方法 | |
| JP4085563B2 (ja) | パワー半導体モジュールの製造方法 | |
| JP2006196765A (ja) | 半導体装置 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JPH04312932A (ja) | 半導体装置およびそのろう付け方法 | |
| JPS6281047A (ja) | 半導体装置 | |
| JP3564944B2 (ja) | チップの実装方法 | |
| JP7392632B2 (ja) | 半導体装置、ダイパッドおよび半導体装置の製造方法 | |
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JP3651389B2 (ja) | 電子部品の冷却構造およびこの冷却構造を有する電子回路装置 | |
| JPS63228650A (ja) | 発熱素子用冷却装置 | |
| JP2023030565A (ja) | 半導体装置 | |
| KR20000032369A (ko) | 금속망사를 이용한 금속재료와 세라믹기판의 납땜구조 및 방법 | |
| JPH0222989Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050118 |