JP2005051128A - 半導体チップ及びその製造方法、並びに半導体装置の製造方法 - Google Patents

Abstract

【課題】 短絡防止及び接続信頼性の向上。
【解決手段】 半導体チップ２の突起端子１４の最上層だけがはんだ層１４ｂであることから、従来のように突起端子をはんだだけで形成したときに生じた突起端子同士の接触を防止でき、且つ突起端子１４とランド２１とがはんだ接合により接続されていることから、半導体チップ２と回路基板３との接続信頼性を向上できる。
【選択図】 図１

Description

本発明は、突起端子を備える半導体チップ及びその製造方法、並びに突起端子を備える半導体チップを回路基板にフェイスダウン実装させた半導体装置の製造方法に関するものである。

近年では、携帯電話に代表される情報通信技術の進展によって、様々な情報通信機器に例えば高周波通信モジュールや高速シリアルインターフェース等が実装されている。特に、携帯型の情報通信機器においては、これら高周波通信モジュールや高速シリアルインターフェースの軽薄短小化が要望されている。そして、この要望を満足させる半導体パッケージとして、図１３に示す軽薄短小型の半導体装置１０１が注目されている。具体的に、この半導体装置１０１は、軽薄短小化を実現するために、半導体チップ１０２と回路基板１０３との電気的な接続に例えばワイヤボンディング等を用いることなく、半導体チップ１０２を回路基板１０３の主面に直接実装する、いわゆるフェイスダウン実装させたものである。

半導体チップ１０２を回路基板１０３にフェイスダウン実装させる手法としては、様々な方法が存在するが、例えば半導体チップ１０２の電極パッド１０４状に設けた突起端子１０５を用いる方法等がある（特許文献１及び特許文献２を参照。）。

この手法では、半導体チップ１０２の突起端子１０５と回路基板１０３の表面に予めパターニングされた配線部等の一部に形成されたランド１０６とを接続するとき、すなわち半導体チップ１０２を回路基板１０３に実装するときに、半導体チップ１０２と回路基板１０３との間に例えば熱硬化性接着剤等からなる接着剤層１０７を介し、回路基板１０３に半導体チップ１０２を押圧しながら加熱し、接着剤層１０７を硬化することで突起端子１０５とランド１０６とが接続された状態で保持されることになり、半導体チップ１０２が回路基板１０３に実装される。

しかしながら、この手法では、半導体チップ１０２を回路基板１０３に押圧し、突起端子１０５とランド１０６とを接触させ、この接触状態を接着剤層１０７で保持することで半導体チップ１０２と回路基板１０３とを電気的に接続させていることから、半導体チップ１０２を回路基板１０３に押圧する圧力で回路基板１０３が損傷する虞がある。具体的には、回路基板１０３として例えば内部にポーラスな空間からなる低誘電率（ｌｏｗ−ｋ）層間絶縁膜等を備えるものを用いた場合、半導体チップ１０２を押圧する圧力で内部空間が潰れてしまい主面上の配線部等が損傷することがある。

このような問題を解決するために、半導体チップ１０２を回路基板１０３に押圧する圧力を低荷重にすると、半導体チップ１０２を押圧する圧力が小さすぎて突起端子１０５とランド１０６との間に隙間ができ、半導体チップ１０２と回路基板１０３との電気的接続が途切れることがある。

また、半導体チップ１０２のフェイスダウン実装法としては、上述した手法の他に、例えば半導体チップ１０２と回路基板１０３との電気的な接続を、突起端子１０５とランド１０６との接触により行うのではなく、図１４に示すように、突起端子１０５の代わりにはんだ端子１０８を設け、このはんだ端子１０８をランド１０６に溶着することで行う方法がある。

この手法で半導体チップ１０２を回路基板１０３にフェイスダウン実装するには、先ず、半導体チップ１０２の電極パッド１０４上にバリアメタル層１０９を介してはんだ端子１０８を形成する。バリアメタル層１０９は、はんだ端子１０８に比べ非常に薄く形成される。具体的には、バリア層１０９の厚みが５μｍ程度なのに対し、はんだ端子１０８は１００μｍ程度の高さに形成される。

そして、回路基板１０３には、図１５に示すように、ランド１０６上に例えばはんだ印刷法等によりはんだプリコート層１１０を形成する。このはんだプリコート層１１０は、はんだ端子１０８を溶着し易くするためのいわゆる予備はんだ層である。次に、半導体チップ１０２は、図１６に示すように、はんだ端子１０８とランド１０６とが当接するように、回路基板１０３上に載置した状態で、例えばリフローはんだ法等によりはんだ端子１０８とはんだプリコート層１１０とを一括して溶融接合し、電極パッド１０４とランド１０６とをはんだを介して電気的に接続する。次に、電気的に接続された半導体チップ１０２と回路基板１０３との間には、図１７に示すように、はんだ端子１０８とはんだプリコート層１１０との接合部を保護するために熱硬化性接着剤等を充填し、硬化することで接着剤層１０７を形成する。このようにして、はんだ接合により半導体チップ１０２を回路基板１０３にフェイスダウン実装する。

この方法では、半導体チップ１０２の基体部１０２ａと配線基板１０３との熱膨張係数の違いから、互いに熱収縮したときにはんだ接合部に応力が集中し、はんだが接合部で外れてしまうことがある。この場合、はんだ接合部に加わる応力は接着剤層１０７により、ある程度は緩和されるが十分ではないことから、はんだ接合部に加わる応力を分散させるためにはんだの体積を大きくする。すなわち、はんだ端子１０８の高さを可能な限り高くすることで、はんだ接合部が外れることを抑えることができる。

しかしながら、はんだ端子１０８を用いる半導体チップ１０２のフェイスダウン実装では、はんだ端子１０８を電極パッド１０４上に形成するときに、溶融したはんだの表面張力によりはんだ端子１０８が電極パッド１０４上に略球状に形成され、はんだ端子１０８を高く形成しようとすると隣り合うはんだ端子１０８同士が接触してしまうことがある。また、電極パッド１０４やランド１０６の間隔を広くすることで、はんだ端子１０８同士の接触を防ぐことができるが、半導体装置１０１の軽薄短小化が困難になるといった問題が生じてしまう。さらに、半導体装置１０１を軽薄短小化した際には、ランド１０６同士の間隔が狭くなるが、間隔が狭いランド１０６上にはんだプリコート層１１０を形成させる工程には高精度で煩わしい作業が必要になり歩留まり悪くなるといった問題もある。

特開平２−２７１５３３号公報 特開平３−１０８７３４号公報

本発明は、回路基板に実装するときの押圧荷重で損傷することや、回路基板との電気的接続の不具合を防止できる半導体チップ、この半導体チップの製造方法、並びにこの半導体チップを用いた半導体装置の製造方法を提供するものである。

本発明に係る半導体チップは、半導体素子を有する素子本体と、素子本体の主面に形成され、半導体素子に電気的に接続された電極パッドと、電極パッド上に導電性金属が二層以上積層形成された突起端子とを備え、突起端子の最上層がはんだにより形成され、突起端子の最上層の主面が頂点を有する略球面にされていることを特徴としている。

この半導体チップでは、電極パッド上に突起端子が設けられ、その最上層がはんだで形成されていることから、従来のように突起端子をはんだだけで形成したときに起こっていた隣り合う突起端子同士の接触を防止でき、突起端子の最上層のはんだを例えば回路基板の接続ランド等に溶融接合できる。

この半導体チップでは、回路基板の接続ランド等に突起端子がはんだの溶融接合で接続されることから、半導体チップを回路基板に実装するときの半導体チップを押圧する荷重を抑えることができる。

このような半導体チップを製造する方法は、半導体素子を有する素子本体と、この素子本体の主面に形成され、半導体素子に電気的に接続された電極パッドと、この電極パッド上に導電性金属が二層以上積層形成された突起端子とを備える半導体チップにおける突起端子の最上層を、はんだで形成し、突起端子の最上層の主面を、頂点が設けられた略球面にすることを特徴としている。

また、本発明に係る半導体装置の製造方法は、半導体素子を有する素子本体と、この素子本体の主面に形成され、半導体素子に電気的に接続された電極パッドと、この電極パッド上に導電性金属が二層以上積層形成された突起端子とを備える半導体チップを、主面に接続ランドを有する回路基板にフェイスダウン実装した半導体装置の製造方法であって、半導体チップの突起端子の最上層を、はんだで形成し、半導体チップの突起端子の最上層の主面を、頂点が設けられた略球面にさせ、突起端子が接続される接続ランドを覆うように、加熱により硬化する樹脂部材を回路基板の主面に供給し、半導体チップの突起端子を樹脂部材に押し当て、突起端子の最上層の主面と回路基板の接続ランドとを当接させた状態で、突起端子と樹脂部材とを一緒に加熱し、突起端子の最上層の溶融と樹脂部材の硬化とを一括して行うことを特徴としている。

この方法によれば、半導体チップを回路基板にフェイスダウン実装するときに、半導体チップの電極パッド上に突起端子が設けられ、その最上層がはんだで形成されていることから、隣り合う突起端子同士の接触を防止でき、突起端子の最上層のはんだを溶融して回路基板の接続ランドに直接接合できる。

この方法によれば、突起端子の最上層の主面と回路基板の接続ランドとを当接させた状態で、突起端子と樹脂部材とを一緒に加熱し、突起端子のはんだの溶融と樹脂部材の硬化とを一括して行うことで半導体装置の製造工程が簡略化でき歩留まりを向上できる。

この方法によれば、回路基板の接続ランドに突起端子の最上層のはんだを溶融して直接接合することで半導体チップと回路基板とが電気的に接続されることから、従来のように半導体チップと回路基板とを接触接続していたときに比べ、フェイスダウン実装時の半導体チップを押圧する荷重を抑制できる。

本発明によれば、半導体チップを回路基板にフェイスダウン実装するときに、隣り合う突起端子同士が接触することを防ぎ、突起端子の最上層のはんだによる溶着で半導体チップと回路基板とを電気的に接続することから、半導体チップと回路基板との接続信頼性が高められた半導体装置を得ることができる。

本発明によれば、半導体チップを回路基板にフェイスダウン実装するときに、略半球面にされた突起端子のはんだ層の主面と接続ランドとを点接触させることで、突起端子と接続ランドとを容易に当接でき、適切に当接された突起端子と接続ランドとをはんだ溶着で接続することから、フェイスダウン実装時に半導体チップに加わる押圧する荷重を抑えることができ、押圧する荷重によって半導体装置が損傷することを防止できる。

本発明のよれば、半導体チップと回路基板にフェイスダウン実装するときに、突起端子と接続ランドとを当接させた状態で、突起端子と樹脂部材とを一緒に加熱し、突起端子のはんだの溶融と樹脂部材の硬化とを一括して行うことから、半導体装置の製造工程が簡略化されて歩留まりを向上できる。

以下、本発明を適用した半導体チップ及びその製造法王、並びに半導体装置の製造方法について、図面を参照しながら詳細に説明する。先ず、図１に示す本発明を適用した半導体装置１は、半導体チップ２と、この半導体チップ２が実装される回路基板３と、半導体チップ２を回路基板３との間に配設される樹脂部材４とを有している。そして、この半導体装置１は、半導体チップ２を回路基板３の主面３ａ上に直接接合する、いわゆるフェイスダウン実装させたものである。

半導体チップ２は、例えばシリコン等からなるウエハー１１上に半導体素子１２が形成されている。また、半導体チップ２は、半導体素子１２の一部として、半導体素子１２が形成された一主面２ａを囲むように複数の電極パッド１３が設けられている。そして、半導体チップ２は、軽薄短小化を図るために、隣り合う電極パッド１３間の距離が例えば１００μｍ以下、好ましくは９５μｍ〜５０μｍ程度にされている。

半導体チップ２は、電極パッド１３の主面上に金属層１４ａとはんだ層１４ｂとが順次積層された略円柱状の突起端子１４を備えている。すなわち、最上層がはんだ層１４ｂである突起端子１４を備えている。突起端子１４において、金属層１４ａは例えば銅、ニッケル等といった導電性金属や、導電性を有する合金等によって形成されている。はんだ層１４ｂは、例えばスズ、銀等を含有する導電性を有する合金によって形成されている。突起端子１４は、略円柱状に形成することで、例えば角柱状に形成する場合に比べ、金属層１４ａ及びはんだ層１４ｂを形成するためのレジスト等に施す加工が容易となり、寸法精度等を高めて電極パッド１３上に形成でき、製造歩留まりを向上できる。

突起端子１４は、図２に示すように、その先端の主面、すなわちはんだ層１４ｂの主面が頂点を有する略球面にされている。これにより、突起端子１４は、後に説明するフェイスダウン実装において、ランド２１にはんだ層１４ｂの主面の頂点で接触、いわゆる点で接触することが可能となり、ランド２１とはんだ層１４ｂとの間に異物等を挟み込んでランド２１とはんだ層１４ｂとの接触状態が劣化するのを防止できる。すなわち、この突起端子１４では、先端の主面が略球面にされていることで、その頂点が樹脂部材４を掻き分けながらランド２１に適切に当接されることから、従来のように端面が平らな突起端子とランドとを接触により接続していたときに突起端子とランドとの間に樹脂部材等の異物を挟んでしまって生じた突起端子とランドとの接続不良を防止できる。

突起端子１４は、はんだ層１４ｂの積層方向の厚みが略円柱状の突起端子１４の直径の１／２以下の寸法にされている。はんだ層１４ｂは、金属層１４ａ上に例えば電気めっき法等で形成されるが、組成等を安定させ且つその主面を略球面にするために、さらにリフロー法等で溶融させ、溶融時の表面張力でその主面を略球面にさせる。このため、突起電極１４の直径の１／２より厚いはんだ層１４ｂを形成した場合、はんだ層１４ｂの主面を略球面にするための溶融時に、溶融したはんだがはんだ層１４ｂから金属層１４ａの側面に流出し、隣り合う突起端子１４同士を接触させてしまう虞がある。

したがって、突起端子１４においては、はんだ層１４ｂの厚みを突起端子１４の直径の１／２以下にすることで、はんだを溶融したときに金属層１４ａの側面に溶融したはんだが流出することを防止でき、溶融したはんだの表面張力によってはんだ層１４ｂの主面を適切な略球面に形成できる。また、溶融したはんだが金属層１４ａの側面に流出することがないことから、突起端子１４毎の高さが一定になって安定し、隣り合う突起端子１４間の間隔を狭くしても、突起端子１４同士がはんだで接触して起こる短絡を防止できる。

回路基板３は、例えば導電性金属等からなる複数のパターン配線層等が各層間に絶縁層等を介して構成され、パターン配線層が全層を貫通或いは複数層を貫通するビア等で層間接続された多層配線基板等である。また、回路基板３には、絶縁層の材料として、例えば低誘電率で低いＴａｎδ、すなわち高周波特性に優れた材料、具体的にはポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、フェノール樹脂、ポリオレフィン樹脂等の有機材料、セラミック等の無機材料、或いはガラスエポキシ等の有機材料と無機材料の混合体等が用いられる。なお、回路基板３は、一般的な多層配線基板製造工程を経ることによって製造される。

回路基板３は、主面３ａに臨むパターン配線層の一部に、半導体チップ２がフェイスダウン実装されたときに突起端子１４と電気的に接続されるランド２１が、半導体チップ２が実装される範囲で突起端子１４と対向するように設けられている。このランド２１は、半導体チップ２が回路基板３にフェイスダウン実装されたときに、突起端子１４との接続を適切に行うために、例えば銅、ニッケル等といった導電性金属等で形成されている。

また、回路基板３においては、従来のようにランド２１の主面に例えばはんだプリコート等の予備はんだを設けることなく、防錆処理又は溶融したはんだと馴染み易い金めっき処理等を施すことで、半導体チップ２における突起端子１４とのはんだ接合を容易に行うことができる。そして、回路基板３においては、従来のようにはんだプリコート処理といった煩わしい作業と必要としないので製造歩留まりを向上できる。さらに、回路基板３においては、はんだプリコート層を必要としないので、隣り合うランド２１同士がはんだプリコート層により短絡する心配がないことから、隣り合うランド２１同士の間の距離が１００μｍ以下、好ましくは９５μｍ〜５０μｍ程度に狭くでき、小型化を図れる。なお、ここでは、回路基板３としてリジッド基板を例に挙げて説明しているが、例えばポリイミド等からなる可撓性フィルム等を基体とするフレキシブル基板等を回路基板３に用いてもよい。

樹脂部材４は、フェイスダウン実装された半導体チップ２と回路基板３との間に隙間無く充填されるように配置され、半導体チップ２と基板３との接合部を保護するものである。また、樹脂部材４は、半導体チップ２の回路基板３と相対する一主面２ａに設けられた半導体素子１２を覆うように形成されることで半導体素子１２を保護するように機能する。さらに、樹脂部材４は、半導体チップ２のウエハー１１と配線基板３との熱膨張係数の違いにより、互いに熱収縮したときに突起端子１４とランド２１とのはんだ接合部に応力が集中しても、接続状態を保持するように機能することから突起端子１４とランド２１とのはんだ接続が外れることを抑制する。

この樹脂部材４には、例えばＮＣＰ（Non-Conductive Paste）、ＮＣＦ（Non-Conductive Film）等の導電粒子の無い有機樹脂等といった熱硬化性樹脂を用いる。そして、この樹脂部材４おいて、硬化開始温度は、突起端子１４のはんだ層１４ｂの融点に近い温度が好ましいが、はんだ層１４ｂの融点より低い温度のものを用いる。具体的には、例えばはんだ層１４ｂに融点が２２１℃のＳｎ３．５Ａｇを用いた場合、樹脂部材４には硬化開始温度が１００℃程度、２４０℃雰囲気に５秒程度曝されると完全硬化するものを用いる。

次に、以上のような構成の半導体装置１の製造方法について説明する。この半導体装置１を製造する際は、先ず、突起端子１４を備える半導体チップ２を作製する。半導体チップを作製する際は、図３に示すように、半導体チップ２の本体部となるウエハー１１上に形成された電極パッド１３を覆うように例えばＴｉ、Ｃｕ等の導電性金属等を含有するめっきシード層１３ａをスパッタリング法や蒸着法等により成膜する。

次に、めっきシード層１３ａ上には、図４に示すように、全面に亘って例えばスピンコート法、フィルムラミネート法などによってめっきレジスト層３１を形成する。次に、めっきレジスト層３１には、図５に示すように、例えばフォトリソグラフ処理等が施され、突起端子１４が形成される位置、すなわち電極パッド１３と対向する位置に開口面が略円形の開口部３１ａを設ける。

次に、開口部３１ａには、図６に示すように、例えば電気めっき法等によって金属層１４ａとはんだ層１４ｂとが順次積層形成され、略円柱状の突起端子前駆体３２が形成される。このとき、突起端子前駆体３２を電気めっき法で形成することで、めっきを施す時間を調節することで後に突起端子１４となる突起端子前駆体３２の高さ、すなわち突起端子１４の高さの調節を容易に行うことができる。

次に、めっきレジスト層３１は、図７に示すように、除去される。また、突起端子前駆体３２が形成された領域以外のめっきシード層１３ａも除去される。

次に、突起端子前駆体３２が設けられた面全面には、フラックス等が塗布される。次に、突起端子前駆体３２には、図８に示すように、例えばリフローはんだ法等が施され、はんだ層１４ａが溶融され、その主面が頂点を有する略球面にされ且つ略円柱状にされた突起端子１４が形成される。そして、フラックスを洗浄して除去することで、突起端子１４を備える半導体チップ２が製造される。なお、ここでは、めっきシード層１３ａを介して突起端子１４を形成させたが、例えば電極パッド１３が銅等の導電性金属で形成されている場合、電極パッド１３の直上に突起端子１４を形成させることも可能である。

次に、以上のようにして製造した半導体チップ２を回路基板３にフェイスダウン実装する方法について説明する。回路基板３には、図９に示すように、予め表面に金等、導電性金属によるめっき処理が施されたランド２１を覆うように回路基板３の主面３ａの半導体チップ２が実装される領域に、上述した樹脂部材４を供給する。

次に、半導体チップ２を、図１０に示すように、例えば吸引手段や加熱手段等を備えるボンディングツール３３に、突起端子１４が設けられた主面とは反対側の主面が吸引手段等で吸引されることによって突起端子１４とランド２１とが対向する位置で保持する。

次に、半導体チップ２は、図１１に示すように、突起端子１４とランド２１とが当接するまでボンディングツール３３を下降させ、回路基板３の主面３ａに押圧する。このとき、突起端子１４とランド２１とが適切に当接していればよく、半導体チップ２を回路基板３に押圧する荷重は０．５ｋｇｆ／ｃｍ^２〜３．０ｋｇｆ／ｃｍ^２程度にし、従来のような接触接続のフェイスダウン実装のときに半導体チップを押圧する荷重よりも低荷重で半導体チップ２を押圧する。これにより、回路基板３として例えば内部にポーラスな空間からなる低誘電率（ｌｏｗ−ｋ）層間絶縁膜等を備えるものを用いても、フェイスダウン実装時に押圧する荷重で回路基板３内のポーラスな空間が潰れて配線層等が損傷することを防止できる。

次に、半導体チップ２及び樹脂部材４は、図１２に示すように、ボンディングツール３３の加熱手段で一緒に加熱される。具体的には、はんだ層１４ｂを溶融させ、且つ樹脂部材４を硬化させるために、はんだ層１４ｂの融点以上の温度で加熱する。すなわち、はんだによる突起端子１４とランド２１との接合と、樹脂部材４の硬化とを一括して行う。

このとき、突起端子１４は、はんだ層１４ｂの主面が略球面にされていて頂点を有しており、ランド２１に点接触され、この点接触している箇所を起点にして溶融、ランド２１にはんだ接合、すなわちはんだで蝋付けされる。したがって、突起端子１４とランド２１とがはんだ接合される際に、突起端子１４とランド２１との間に例えば樹脂部材４等を挟み込むことがなく、はんだ接合による突起端子１４とランド２１との接続信頼性を高めることができる。一方、樹脂部材４は、少なくとも硬化温度がはんだ層１４ｂの融点より低い温度にされているが、いくら硬化速度が速い材料であっても外側から内側に向かって徐々に硬化していき、突起端子１４とランド２１とのはんだ接合よりも早く全体が硬化することはない。したがって、樹脂部材４は、突起端子１４とランド２１との間に挟み込まれることなく、突起端子１４とランド２１との接合部の周囲で硬化し、突起端子１４とランド２１との接合部を適切に保護する。

次に、ボンディングツール３３による半導体チップ２の保持を解放し、ボンディングツール３３を上昇させ、半導体チップ２を回路基板３にフェイスダウン実装する。以上のようにして、図１に示す半導体装置１が製造される。

このようにして製造される半導体装置１は、半導体チップ２の突起端子１４の最上層だけがはんだ層１４ｂであることから、従来のように突起端子をはんだだけで形成したときに生じた隣り合う突起端子同士の接触を防止でき、突起端子１４のはんだ層１４ｂを回路基板３のランド２１に直接はんだ接合できる。また、この半導体装置１では、突起端子１４とランド２１とがはんだ接合により接続されていることから、従来にように接触接合による接続に比べ、半導体チップ２と回路基板３との接続信頼性を高めることができる。

この半導体装置１では、突起端子１４の金属層１４ａの高さを容易に調節できることから、従来のはんだだけで形成された突起端子の高さに比べ、容易に同等の高さ以上にできる。すなわち、突起端子１４の体積を大きくして突起端子１４とランド２１との接合部に加わる応力を分散させることを容易にでき、突起端子１４の高さを可能な限り高くすることで、はんだ接合が外れることを抑制し、半導体チップ２と回路基板３との接続信頼性を高めることができる。

この半導体装置１では、はんだ層１４ｂの厚みを突起端子１４の直径に対して１／２以下の寸法にしており、はんだ層１４ｂを溶融したときに隣り合う突起端子１４同士の短絡が防止されていることから、隣り合う突起端子１４同士の距離を狭くでき、半導体チップ２を小型化できる。さらには、回路基板３においても、突起端子１４と対向するランド２１間の距離を狭くして小型化が可能なことから、半導体装置１全体を軽薄短小化できる。

この半導体装置１では、回路基板３のランド２１に突起端子１４がはんだによる溶融接合で接続されることから、半導体チップ２を回路基板３にフェイスダウン実装するときの半導体チップ２を押圧する荷重を抑えることができる。これにより、半導体装置１では、例えば内部に低誘電率（ｌｏｗ−ｋ）層間絶縁膜を備える回路基板３を用いても、実装時に押圧する荷重で回路基板３における配線等が損傷することなく、半導体チップ２を回路基板３に適切にフェイスダウン実装できる。

この半導体装置１では、半導体チップ２の突起端子１４と回路基板３のランド２１とのはんだ接合と、半導体チップ２と回路基板３との間の隙間に充填された樹脂部材４の硬化とを同じ工程で一括して行うことが可能なことから、製造歩留まりを向上できる。また、突起端子１４とランド２１とをはんだ接合する際には、頂点を有する略球面にされた突起端子１４の先端の主面、すなわちはんだ層１４ｂの主面における頂点をランド２１に接触させてからはんだ層１４ｂを溶融させるので、はんだ層１４ｂが頂点を起点に溶融して行くことになり、はんだ層１４ｂとランド２１との間に樹脂部材４等が挟み込まれ、突起端子１４とランド２１との電気的接続状態が劣化することを防止できる。

本発明を適用した半導体装置を示す断面図である。 同半導体チップを示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、ウエハー上にめっきシード層を形成した状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、ウエハー上にめっきレジスト層を形成した状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、めっきレジスト層に開口部を形成した状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、開口部に金属層及びはんだ層を順次積層形成した状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、電極パッド上に突起端子前駆体を形成した状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、突起端子を備える半導体チップを示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、回路基板上に樹脂部材を供給した状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、回路基板の直上に半導体チップを配置した状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、突起端子をランドに当接させた状態を示す断面図である。 同半導体チップのフェイスダウン実装を説明しており、はんだ接合と樹脂部材の硬化とを一括して行った状態を示す断面図である。 従来の半導体装置を示す断面図である。 同はんだ端子を示す断面図である。 同半導体装置の製造方法を説明する図であり、回路基板のランドはんだプリコート層を形成した状態を示す断面図である。 同半導体装置の製造方法を説明する図であり、はんだ端子とはんだプリコート層とをはんだ接合した状態を示す断面図である。 同半導体装置の製造方法を説明する図であり、半導体チップと回路基板との間に樹脂部材を充填した状態を示す断面図である。

符号の説明

１ 半導体装置、２ 半導体チップ、 ３ 回路基板、４ 樹脂部材、１１ ウエハー、１２ 半導体素子、１３ 電極パッド、１３ａ めっきシード層、１４ 突起端子、１４ａ 金属層、１４ｂ めっき層、２１ ランド、３２ 突起端子前駆体、３３ ボンディングツール

Claims (12)

1. 半導体素子を有する素子本体と、
   上記素子本体の主面に形成され、上記半導体素子に電気的に接続された電極パッドと、
   上記電極パッド上に導電性金属が二層以上積層形成された突起端子とを備え、
   上記突起端子は、最上層がはんだにより形成され、最上層の主面が頂点を有する略球面にされていることを特徴とする半導体チップ。
2. 上記突起端子は、略円柱状に形成されていることを特徴とする請求項１記載の半導体チップ。
3. 上記突起端子の最上層の積層方向の厚みが、上記突起端子の直径の１／２以下にされていることを特徴とする請求項２記載の半導体チップ。
4. 上記突起端子は、電気めっき法により形成されていることを特徴とする請求項１記載の半導体チップ。
5. 半導体素子を有する素子本体と、この素子本体の主面に形成され、上記半導体素子に電気的に接続された電極パッドと、この電極パッド上に導電性金属が二層以上積層形成された突起端子とを備える半導体チップの製造方法であって、
   上記突起端子の最上層を、はんだで形成し、
   上記突起端子の最上層の主面を加熱し、頂点が設けられた略球面にすることを特徴とする半導体チップの製造方法。
6. 上記突起端子を、略円柱状に形成することを特徴とする請求項５記載の半導体チップの製造方法。
7. 上記突起端子の最上層の積層方向の厚みを、上記突起端子の直径の１／２以下にすることを特徴とする請求項６記載の半導体チップの製造方法。
8. 上記突起端子を電気めっき法で形成することを特徴とする請求項５記載の半導体チップの製造方法。
9. 半導体素子を有する素子本体と、この素子本体の主面に形成され、上記半導体素子に電気的に接続された電極パッドと、この電極パッド上に導電性金属が二層以上積層形成された突起端子とを備える半導体チップを、主面に接続ランドを有する回路基板にフェイスダウン実装した半導体装置の製造方法であって、
   上記半導体チップの突起端子の最上層を、はんだで形成し、
   上記半導体チップの突起端子の最上層の主面を加熱することで頂点が設けられた略球面にし、
   上記突起端子が接続される上記接続ランドを覆うように、加熱により硬化する樹脂部材を上記回路基板の主面に供給し、
   上記半導体チップの突起端子を上記樹脂部材に押し当て、上記突起端子の最上層の主面と上記回路基板の上記接続ランドとを当接させた状態で、上記突起端子と上記樹脂部材とを一緒に加熱し、上記突起端子の最上層の溶融と上記樹脂部材の硬化とを一括して行うことを特徴とする半導体装置の製造方法。
10. 上記突起端子を、略円柱状に形成することを特徴とする請求項９記載の半導体装置の製造方法。
11. 上記突起端子の最上層の積層方向の厚みを、上記突起電極の直径の１／２以下にすることを特徴とする請求項１０記載の半導体装置の製造方法。
12. 上記突起端子を、電気めっき法で形成することを特徴とする請求項９記載の半導体装置の製造方法。
    

Images