JPH02305490A - コンデンサー内蔵複合回路基板 - Google Patents

コンデンサー内蔵複合回路基板

Info

Publication number
JPH02305490A
JPH02305490A JP1127472A JP12747289A JPH02305490A JP H02305490 A JPH02305490 A JP H02305490A JP 1127472 A JP1127472 A JP 1127472A JP 12747289 A JP12747289 A JP 12747289A JP H02305490 A JPH02305490 A JP H02305490A
Authority
JP
Japan
Prior art keywords
capacitor
insulator
layer
built
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1127472A
Other languages
English (en)
Other versions
JP2700920B2 (ja
Inventor
Katsuhiko Onizuka
克彦 鬼塚
Akira Hashimoto
晃 橋本
Akiya Fujisaki
昭哉 藤崎
Yoshihiro Fujioka
芳博 藤岡
Masakazu Yasui
正和 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1127472A priority Critical patent/JP2700920B2/ja
Publication of JPH02305490A publication Critical patent/JPH02305490A/ja
Application granted granted Critical
Publication of JP2700920B2 publication Critical patent/JP2700920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンデンサー、抵抗体及び電気配線用導体層
を有するコンデンサー内蔵複合回路基板に関し、とりわ
け絶縁基体及び誘電体を同時に焼成して成るコンデンサ
ー内蔵複合回路基板に関するものである。
〔従来の技術〕
近年、各種の電子部品はIC及びLSI等の半導体集積
回路素子の利用で小型化・高密度実装化が急速に進めら
れ、それに伴い前記半導体集積回路素子等を搭載する絶
縁基板も小型化とともにより高密度化が要求されてきた
。そこで、電気配線の微細化や多層化による高密度化お
よび電子回路におけるコンデンサーや抵抗等の受動部品
のチップ化が進められ、更にそれら小型化された受動部
品を絶縁基板の両面に設けられた電気配線用導体層に接
続した両面実装化が実用化されてきた。
しかし乍ら、半導体材料の著しい発達に伴って電子部品
は、より一層の小型化・高密度実装化が要求されるよう
になり、前記受動部品の小型化等ではその要求を満足す
ることができなくなっていた。
そこでかかる要求に答えるべく、絶縁基体上に受動素子
であるコンデンサー部をスクリーン印刷法等により厚膜
印刷し、同様にして形成された電極層及び内部配線用導
体層とともに前、記絶縁基体の焼成と同時に形成し、そ
の後、該絶縁基体面上に同様のスフリーラ印刷法により
電気配線用導体層及び抵抗体層を形成し、該導体組及び
抵抗体層を焼付けてハイブリッド化することにより小型
化・高密度化せんとする複合セラミック基板が提案され
ている(持分昭和63−55795号公報参照)。
〔発明が解決しようとする課題〕
しかし乍ら、この従来の複合セラミック基板は、たとえ
ばチタン酸バリウム(BaTiOz )を主成分とする
セラミックスを誘電体層とし該誘電体層を機械的に強度
が高く化学的に安定で且つ絶縁性に優れたアルミナを主
成分とする絶縁基体中に内蔵させた場合、絶縁基体のア
ルミナセラミ、クスと誘電体層のチタン酸バリウムから
成るセラミックスとが接した状態で同時に焼成すると、
前記セラミックス同士が反応してしまい、所期の特性を
有する誘電体層が得られないという課題と、前記絶縁°
基体のアルミナから成るセラミックスと誘電体層のチタ
ン酸バリウムから成るセラミックスとの焼成温度を一致
させることが難しく、その上、前記絶縁基体と誘電体層
との熱膨張差から誘電体層にクラックを生じ、コンデン
サーとしての絶縁抵抗や絶縁破壊電圧が低下するという
問題があった。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的は
MgO,5int、、CaOを主成分とする高周波絶縁
性に優れた絶縁体層と高い誘電率を有するチタン酸バリ
ウム(BaTiOi)を主成分とする誘電体層を同時に
焼成し、高い静電容量を有するコンデンサーを内蔵した
複合回路基板を提供することにある。
〔課題を解決するための手段〕
本発明に係るコンデンサー内蔵複合回路基板は、チタン
酸バリウム(BaTiO,)を主成分とするセラミック
スを誘電体層とするコンデンサー部を挾持する絶縁体層
が第1図に示す下記A、B、C,D、Eの各点で囲まれ
た範囲内のマグネシア(MgO)、シリカ(Si(h)
及びカルシア(CaO)を主成分とする絶縁体であり、
該絶縁体がフォルステライト(MgzSide)とモン
チセライト(CaMgSi04)またはアカーマナイト
(CatMgSizOt)の少なくとも一種の結晶相を
含有し、前記誘電体層と該誘電体層及び電極層とから形
成されるコンデンサー部を挾持した絶縁体層とは同時焼
成して成ることを特徴とするものである。但し、X、Y
、Zはそれぞれマグネシア(MgO)、シリカ(SiO
2)及びカルシア(CaO)の重量%を表わす。
YZ ^ 60 36  4 C205030 D  40 30 30 H603010 即ち、前記絶縁体層の組成は第1図において、MgOが
60重量%を越えると焼成温度が1360℃以上となり
前記誘電体材料と同時焼成できず、その上、MgQが析
出し耐湿性に劣る。他方、20重量%未満では焼成温度
は1220℃以下となり前記誘電体材料と同時焼成でき
ない。
また、Sin、が50重量%を越えると絶縁体層の熱膨
張率が低下し、該絶縁体層と前記誘電体層との熱膨張差
により、該誘電体層にクラックが発生し、所期の誘電体
特性が得られない。他方、30重ilz未満では焼成温
度が1360℃以上となり、前記誘電体材料と同時焼成
できない。
一方、CaOが30重量%を越えるかあるいは4重1m
未満ではチタン酸バリウムから成るセラミックスとの反
応性が極めて大となり、所期の特性を有する誘電体層が
得られなくなる他、30重量%を越えるとCaSiO3
またはCaSiO3等のカルシウムケイ酸塩が析出し耐
湿性に劣る。
故に、前記絶縁体層の組成は第1図のA、B、C,D、
Eの各点に囲まれた範囲内に特定される。
〔作用〕
コンデンサー部を挾持した絶縁体層の組成が、主成分で
あるマグネシア(MgO)、シリカ(SiO2)及びカ
ルシア(CaO)を第1図に示すA、B、CX D、E
の各点に囲まれた範囲内となる様に調整することにより
、前記絶縁体材料をチタン酸バリウム(BaTio2)
から成る誘電体材料が焼結する1240℃乃至1340
℃の焼成温度にて同時に焼成一体化することができると
ともに、焼成一体化された絶縁体層にはフォルステライ
ト (Mg2SiOn)結晶相以外に、該フォルステラ
イト結晶相の熱膨張率と異なる熱膨張率を有するモンチ
セライト(CaMgSiO*)またはアカーマナイト(
CazMgSiz07)の結晶相が少なくとも1種形成
されて、前記絶縁体の熱膨張率が調整できることとなる
〔実施例〕
次に本発明のコンデンサー内蔵複合回路基板を第2図に
示す実施例に基づき詳細に説明する。
第2図は本発明のコンデンサー内蔵複合回路基板の一実
施例を示す断面図である。
図において、■は絶縁体層、2はコンデンサー部、3は
電気配線用導体で、前記コンデンサー部2は交互に積層
された誘電体層4と電極Ff5とから成る。
前記絶縁体層1は、その組成が第1図に示す下記A、B
、C,D、Eの各点 YZ A   60  36   4 B   46  50   4 C205030 D   40  30  30 E   60  30  10 但し、X、Y、Zはそれぞれマグネシア(MgO)、シ
リカ(SiO2)及びカルシア(CaO)の重量%を表
わす。
で囲まれた範囲内となるように、Mgo 、5iOz及
びCaOから成るセラミック原料粉末を混合し、該混合
物を1100℃乃至1300℃の温度で仮焼する。その
後、前記仮焼物を粉砕したセラミック粉末に適当なを機
バインダー、分散剤、可塑剤及び溶媒を添加混合して泥
漿物を作り、該泥漿物を例えば従来周知のドクターブレ
ード法等によりシート状に成形し、得られたグリーンシ
ートを複数枚積層したものから形成される。
また、前記コンデンサー部2はBaTi0zを主成分と
する誘電体材料の原料粉末に適当な有機バインダー、分
散剤、可塑剤、及び溶剤を添加混合して泥漿物を作り、
該泥漿物を例えば従来周知の引き上げ法等によりシート
状に成形する。得られた誘電体のグリーンシートにはそ
の上面に銀・パラジウム(Ag−Pd)合金等の金属粉
末に適当な溶剤、溶媒を添加混合した合金ペーストを従
来周知のスクリーン印刷法等により所定の電極パターン
に被着し、電極層5を形成する。
尚、絶縁体層l及びコンデンサー部2の上下面の導通を
はかるため、絶縁体及び誘電体のグリーンシートには打
ち抜き加工等によりスルホール部6が形成され、該スル
ホール部6には前記合金ペーストが充填されている。
次いで、前記絶縁体及び誘電体のグリーンシートを夫々
積層して熱圧着し、得られた積層体を大気中、200℃
乃至400℃の温度で脱バインダーし、その後、124
0℃乃至1340℃の温度にて一体化焼成することによ
り、コンデンサー部2を内蔵した絶縁基板を得る。
かくして前記一体焼成後の絶縁体層1表面にスクリーン
印刷法によりAg−Pd系合金ペーストを使用して電気
配線用導体パターンを、また必要に応じて酸化ルテニウ
ム(RuzOi)等を主成分とするペーストを使用して
抵抗パターンをそれぞれ印刷形成し、大気中およそ85
0℃の温度で焼成することにより抵抗体7を有するコン
デンサー内蔵複合回路基板が得られる。
また、電気配線用導体パターンに1i4(Cu)を主成
分とするペーストを使用する場合には、抵抗パターンに
硼化ランタン(Lamb)や酸化スズ(Snug)を主
成分とするペーストを使用して印刷し、窒素雰囲気中お
よそ900℃の温度で焼成することにより、前記と同様
のコンデンサー内蔵複合回路基板が得られる。
次に実験例に基づき本発明を説明する。
絶縁体層の組成が第1表に示す組成比となる様に、Mg
O、SiO□及びCaOから成るセラミック原料粉末を
混合し、該混合物を1100℃乃至1300’Cの温度
で仮焼を行った。その後、前記仮焼物を所望の粒度に粉
砕調整し、得られた原料粉末に適当な有機バインダー及
び溶媒を添加して泥漿状となすとともに、該泥漿物をド
クターブレード法により厚さ約200μmのグリーンシ
ートを成形し、しかる後、該グリーンシートに打ち抜き
加工を施し、170ml11角の絶縁体シートを得た。
一方、チタン酸バリウム(BaTiOi)を主成分とす
るセラミック原料粉末に適当な有機バインダー及び溶媒
を添加混合して泥漿状となすとともに、該泥漿物を引き
上げ法によりコンデンサーの容量設定のため厚さ20μ
m乃至60μmのグリーンシートを成形し、しかる後、
該グリーンシートに打ち抜き加工を施し、170m−角
の誘電体シートを得た。
次いで、前記誘電体シートにスクリーン印刷等の厚膜印
刷法によりAg−Pd合金ペーストを用いて約1II1
1乃至10mm角の電極パターンを必要とする静電容量
に応じて印刷形成する。
また、前記絶縁体シート及び誘電体シートに予め、形成
されたスルホール部にもスクリーン印刷法等によりへg
−Pd合金ペーストを充填する。
しかる後、前記絶縁体シートの間にチタン酸バリウムか
ら成る誘電体シートを複数枚挾み込み、熱圧着し、得ら
れた積層体を大気中200℃乃至400℃の温度で脱バ
インダーし、続いて第1表に示す温度にて大気中で焼成
する。
上記評価試料によりLCRメーターを使用してコンデン
サー部の電極層間の短絡の有無を確認した後、JIS 
C5102の規定に準じて前記LCRメーターにより周
波数I KHz %人力信号レベル1.QVrmsの測
定条件にてコンデンサー部の静電容量を測定し、該静電
容量から比誘電率(εr)を算出し、一方、−55℃及
び125℃における静電容量を測定して該静電容量の変
化率を温度係数(TTC)として算出した。また、コン
デンサー部の絶縁抵抗値は25Vの直流電圧を印加し6
0秒後に測定した抵抗値とし、絶縁破壊電圧はコンデン
サー部の端子間に毎秒100vの昇圧速度で電圧を印加
した時の漏れ電流値が1.0−八を越えた瞬間の電圧値
とした。
一方、絶縁体層の結晶層は、前記評価試料を使用してX
線解析を行い、評価試料表面のX線解析ターンにより同
定した。また、絶縁体層及び誘電体層の熱膨張率は、そ
れぞれ前記評価試料と同一組成である′Ia3mm 、
横311Irn、長さ401の角柱状の試験片を前記評
価試料の焼成と同時に焼成し、40℃乃至800℃の温
度範囲における平均熱膨張率を測定した。
以上の結果を第1表に示す。
〔以下余白〕
〔発明の効果〕 本発明のコンデンサー内蔵複合回路基板によれば、マグ
ネシア、シリカ及びカルシアを主成分とする高周波絶縁
性に優れた絶縁体層と高い誘電率を有するチタン酸バリ
ウムを主成分とする誘電体材料とが互いに反応すること
なく同時に焼成一体化することができる上、前記絶縁体
層と誘電体層の熱膨張率を互いに極めて近似したものと
することができることから、誘電体層にクランク等の欠
陥を生じることなく絶縁抵抗及び絶縁破壊電圧に優れた
高い静電容量を有するコンデンサー部を内蔵することが
可能となり、その結果、ハイブリッド基板等に最適な小
型化・高密度化されたコンデンサー内蔵複合回路基板を
得ることができる。
【図面の簡単な説明】
第1図は本発明の絶縁体層の組成範囲を示す三元系図、
第2図は本発明のコンデンサー内蔵複合回路基板の一実
施例を示す断面図である。 1 ・・・絶縁体層 2 ・・・コンデンサー部 4 ・・・誘電体層 5 ・・・電極層 特許出願人 (663)京セラ株式会社第1図 9 9  ロ   、)t

Claims (3)

    【特許請求の範囲】
  1. (1)チタン酸バリウム(BaTiO_3)を主成分と
    するセラミックスを誘電体層とし、該誘電体層の上下面
    に電極層を設けてコンデンサー部を形成し、該コンデン
    サー部を絶縁体層で挾持したコンデンサー内蔵複合回路
    基板において、上記絶縁体層が第1図に示す下記A、B
    、C、D、Eの各点で囲まれた範囲内のマグネシア(M
    gO)、シリカ(SiO_2)及カルシア(CaO)を
    主成分とする絶縁体であることを特徴とするコンデンサ
    ー内蔵複合回路基板。但し、X、Y、Z、はそれぞれマ
    グネシア(MgO)、シリカ(SiO_2)及びカルシ
    ア(CaO)の重量%を表わす。 ▲数式、化学式、表等があります▼
  2. (2)前記絶縁体層がフォルステライト(Mg_2Si
    O_4)とモンチセライト(CaMgSiO_4)また
    はアカーマナイト(Ca_2MgSi_2O_7)の少
    なくとも一種の結晶相を含有することを特徴とする特許
    請求の範囲第1項記載のコンデンサー内蔵複合回路基板
  3. (3)前記誘電体層と該誘電体層及び電極層とから形成
    されるコンデンサー部を挟持した絶縁体層とを同時焼成
    して成ることを特徴とする特許請求の範囲第1項記載の
    コンデンサー内蔵複合回路基板。
JP1127472A 1989-05-19 1989-05-19 コンデンサー内蔵複合回路基板 Expired - Fee Related JP2700920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1127472A JP2700920B2 (ja) 1989-05-19 1989-05-19 コンデンサー内蔵複合回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1127472A JP2700920B2 (ja) 1989-05-19 1989-05-19 コンデンサー内蔵複合回路基板

Publications (2)

Publication Number Publication Date
JPH02305490A true JPH02305490A (ja) 1990-12-19
JP2700920B2 JP2700920B2 (ja) 1998-01-21

Family

ID=14960772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1127472A Expired - Fee Related JP2700920B2 (ja) 1989-05-19 1989-05-19 コンデンサー内蔵複合回路基板

Country Status (1)

Country Link
JP (1) JP2700920B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525921B1 (en) 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
KR100956219B1 (ko) * 2008-02-25 2010-05-04 삼성전기주식회사 확산 방지층을 갖는 저온동시소성 세라믹 기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS62265795A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス コンデンサ内蔵セラミツクス基板
JPS63295473A (ja) * 1987-05-27 1988-12-01 Shoei Kagaku Kogyo Kk 回路基板用誘電体材料
JPH0195591A (ja) * 1987-10-07 1989-04-13 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS62265795A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス コンデンサ内蔵セラミツクス基板
JPS63295473A (ja) * 1987-05-27 1988-12-01 Shoei Kagaku Kogyo Kk 回路基板用誘電体材料
JPH0195591A (ja) * 1987-10-07 1989-04-13 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525921B1 (en) 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US7013561B2 (en) 1999-11-12 2006-03-21 Matsushita Electric Industrial Co., Ltd. Method for producing a capacitor-embedded circuit board
KR100956219B1 (ko) * 2008-02-25 2010-05-04 삼성전기주식회사 확산 방지층을 갖는 저온동시소성 세라믹 기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2700920B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
JP2753887B2 (ja) コンデンサー内蔵複合回路基板
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
JP2008273817A (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
KR20000075996A (ko) 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
JP2681216B2 (ja) コンデンサー内蔵複合回路基板
JP2753892B2 (ja) コンデンサー内蔵複合回路基板
JPH02305490A (ja) コンデンサー内蔵複合回路基板
KR20020009441A (ko) 다층 기판 및 그의 제조 방법
JP2931448B2 (ja) コンデンサー内蔵複合回路基板
JP2743115B2 (ja) コンデンサー内蔵複合回路基板
JP2700921B2 (ja) コンデンサー内蔵複合回路基板
JP2784555B2 (ja) コンデンサー内蔵複合回路基板
JPH02121392A (ja) コンデンサー内蔵複合回路基板及びその製造方法
JP2842705B2 (ja) コンデンサー内蔵複合回路基板
JP2784545B2 (ja) 複合回路基板用誘電体磁器組成物
JP2979527B2 (ja) コンデンサー内蔵複合回路基板
JP2989945B2 (ja) コンデンサー内蔵複合回路基板
JPH01166599A (ja) 積層セラミック基板の製造方法
JPH05178659A (ja) 絶縁体磁器組成物
JP2866508B2 (ja) コンデンサー内蔵複合回路基板
JP2600778B2 (ja) 多層基板用低温焼結磁器組成物
JPH0756850B2 (ja) セラミック積層コンデンサおよびその製法
JP2652229B2 (ja) 積層回路セラミック基板
JP3358569B2 (ja) 回路基板用結晶化ガラス組成物、結晶化ガラス焼結体、絶縁体組成物、絶縁体ペーストおよび厚膜回路基板
JPH0585498B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees