JPH02302054A - Icチップの接続構造 - Google Patents

Icチップの接続構造

Info

Publication number
JPH02302054A
JPH02302054A JP1122232A JP12223289A JPH02302054A JP H02302054 A JPH02302054 A JP H02302054A JP 1122232 A JP1122232 A JP 1122232A JP 12223289 A JP12223289 A JP 12223289A JP H02302054 A JPH02302054 A JP H02302054A
Authority
JP
Japan
Prior art keywords
chip
circuit board
wiring board
connection
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1122232A
Other languages
English (en)
Inventor
Masayuki Yoshii
雅之 吉井
Yoshiyuki Mizumo
義之 水藻
Shunji Oku
奥 俊二
Mika Kawa
香和 美加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minolta Co Ltd
Original Assignee
Minolta Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minolta Co Ltd filed Critical Minolta Co Ltd
Priority to JP1122232A priority Critical patent/JPH02302054A/ja
Publication of JPH02302054A publication Critical patent/JPH02302054A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、プリント回路基板に搭載したICチップを、
フレキシブルな配線板を用いて、プリント回路基板と電
気的に接続するICチップの接続構造に関する。
(従来の技術) 1、Cチップをプリント回路基板に直接搭載する方法と
して、従来からワイヤーボンディング法があり、第8図
から第10図にその方法を示す。
ワイヤーボンディング法は第8図に示すように、プリン
ト回路基板4に搭載したICチップ2を、ICチップ2
の接続端子21とプリント回路基板4の配線パターン5
との間を、ワイヤー20で接続し、その後、第9図に示
すように、樹脂11でICチップ2を封止する。第10
図は完成後の断面斜視図で、ICチップ2の封止状態を
示す。
上記のようにワイヤーボンディング法は、ICチップ2
の接続端子21毎に、ワイヤー20を一々プリント回路
基板4の対応配線パターン5に接続しなければならない
ので、接続工程の時間が長く、作業性が悪いと云う問題
があった。また、ICチップの保護と接続ワイヤーの変
形防止のため、露出電極を樹脂によって封止することが
必要となり、加工工程が多くなりコストアップとなると
云う問題があった。
(発明が解決しようとする課題) 本発明は、ICチップのプリント基板への低コストな接
続構造を提供することを目的とする。
(課題を解決するための手1) ICチップをプリント回路基板に搭載し、プリント回路
基板の配線パターンとICチップの接続端子との接続を
ICチップとプリント回、路基板との間の接続導体パタ
ーンを形成したフレキシブルな一つの配線板を用いて接
続するようにした。
(作用) 本発明は、ICチップとプリント回路基板との間を接続
する導体パターンを形成した一枚のフレキシブルな配線
板を用いて、ICチップの接続端子にフレキシブルな配
線板の対応端子パターンを接続し、フレキシブルな配線
板とプリント回路基板の対応端子パターン同士を接続す
ることにより、一工程でフレキシブルな配線板を介して
プリント回路基板の配線パターンとICチップの接続端
子との電気的接続を行うことができ、ICチップの接続
端子とプリント回路基板の接続パターンとの電気的接続
作業が簡易化できると共に、フレキシブルな配線板でI
Cチップを完全に覆うことで、ICチップの樹脂封止が
不必要となる。
(実施例) 第1図は同実施例の縦断面図で、第2図に本発明の一実
施例の完成状態を示す、この実施例は予め接続用の突起
電極3a(バンブ)を形成した工、Cチッ′ブを用いる
ものである。第1図において、1はICチップ2とプリ
ント回路基板4との接続に用いるフレキシブルな配線板
で、第3図に示すような構造になっている。8は配線板
1に形成しな配線パターンで、表面をカバーレイで覆わ
れており、中央部にICチップ2の突起電極〈バンブ)
3aと接続する接続ランド6aが露出されており、周辺
部にプリント回路基板4の配線パターン5と接続する接
続を極部6b(斜線部)が表面に露出されている。フレ
キシブルな配線板lの角部には、プリント回路基板4と
の接着性を良くするために、他の接続電極部6bより少
し広めの角部接続電極14やダミーパターン13を設け
ている。第4図に示すように、ICチップ2は上面に電
気的接続用突起電極3a(バンブ)を形成しである。こ
のバンブ付ICチップ〈フリップチップ)をプリント回
路基板4上の所定の位置に接着剤で固定し、ICチップ
2上にフレキシブルな配線板lをICの各バンブと配線
板lの対応ランドとを一致させて重ね、上記バンブ3a
を配線板1の接続ランド6aにギヤングボンディング等
により電気的に接続する。また、プリント回路基板4上
の配線パターン5上に半田メッキ或は導電性接着剤7の
塗布を行い、ICチップ2と接続した配線板1を、プリ
ント回路基板4上の配線パターン5と配線板1の接続電
極部6bを熱圧着等で電気的に接続する。この工程によ
って同時に配線板1の周縁がプリント回路基板4に接着
される。
上述したように、フレキシブルな配線板1を介して、I
Cチップ2とプリント回路基板4とを接続するものであ
り、フレキシブルな配線板1の角部に広めのtfiや電
極のない空間にダミー電極を設け、プリント回路基板4
にも同様の電極を設けて、フレキシブルな配線板1の周
辺を完全にブIJント回路基板4に接続させ、ICチッ
プ2を配線板1で完全に覆い、ICチップ2を封止する
上記実施例では、ICチップ2に突起電極3aを設けて
いるが、第5図に示すように、バンブを有しないICチ
ップを用い、突起電極3aの代わりに配線板1側の接続
ランド6aに突起電極3bを設は才も良い。この突起電
極3bは、導電性接着剤7を印刷するか、半田をメッキ
することによって形成する。この実施例では、この突起
電極3bを形成する工程において、配線板1の基板4と
接続する電極上にも同時に、導電性接着剤や半田メッキ
層を積層できると云う利点がある。
本発明によれば、ICチップは配線板1で覆われ封止さ
れるので、別途樹脂封止は必要ではないが、念のため樹
脂封止することも妨げない。第6図に上記実施例におい
て更に樹脂によって封止を行う場合の断面図を示す、樹
脂により封止を行う場合には、配線板1に開口部を設け
ておき、開口部を樹脂注入口10として、封止樹脂11
を注入する。樹脂注入は、封止樹脂が配線板1とプリン
ト回路基板4との隙間の全体又は一部を占めるまで行う
。通常、第10図のような封止樹脂で、コンパクトに収
めるには、型枠で樹脂の流れを止めて封止していた。し
かし、このように樹脂を注入すれば、樹脂の流れがフレ
キシブルな配線板の接続部までで止まり、コンパクトな
実装ができる。
また、このように樹脂封止を併用すれば、封止されてい
る内部(ICチップやワイヤー)にストレスがかかり難
く、封止部の近傍を曲げるような実装に対しても信頼性
の良い構造になる。
第7図に示すように、配線板1の裏面に導電性インク1
2を塗ることにより、シールド効果を持たせることがで
きる。また、導電性インクは予め裏面に印刷することが
可能である。
なお、基板4上のICチップ2を配線板1で覆うとき、
配線板はICチップの厚さ分だけ突出せねばならぬが、
搭載するICチップの厚みは0゜4ms+程度であるの
で、配線板でICチップを覆う時に、配線板はほぼ平面
となって、配線板に無理な歪みは生じないが、ICチッ
プの厚みにより配線板に無理な歪みが生じるときは、複
数スリットを中心から放射状に設けて、配線板が皿状に
変形できるようにして、歪みを除去すれば良い。
(発明の効果) 本発明によれば、プリント回路基板に搭載したICチッ
プとプリント回路基板間をICチップの゛接続端゛子部
とプリント回路基板の接続端子部とを接続する全導電パ
ターンを形成したフレキシブルな配線板を用いて一工程
で接続させたことで、接続作業が簡易になると共に、I
Cチップをフレキシブルな配線板で覆うことで、樹脂に
よる封止が不必要になり、コストダウンが一段と図れた
【図面の簡単な説明】
第1図は本発明の一実施例の側断面図、第2図は上記実
施例の斜視図、第3図は上記実施例の配線板の平面図、
第4図は上記実施例のプリント回路基板に搭載したIC
チップの側断面図、第5図は本発明の第2実施例の側断
面図、第6図は上記実施例で樹脂封止を行った時の側断
面図、第7図は上記実施例でシールドを行った時の側断
面図、第8図は従来例の樹脂封止前の斜視図、第9図は
従来例の樹脂封止後の斜視図、第10図は従来例の樹脂
封止後の破断斜視図である。 1・・・フレキシブルな配線板、2・・・ICチップ、
3a、3b・・・突起電極、4・・・プリント回路基板
、5・・・配線パターン、6・・・接続ランド、6b・
・・接続電極部、7・・・半田メッキ又は導電性接着剤
、8・・・配線パターン、10・・・樹脂注入口、11
・・・封止樹脂、12・・・導電性インク、13 ダミ
ーパターン、14・・・角部接続電極。

Claims (1)

    【特許請求の範囲】
  1. プリント回路基板上にICチップをその接続端子が上面
    に位置するように搭載し、同ICチップの接続端子とプ
    リント回路基板の対応端子パターンとの接続を、ICチ
    ップの各接続端子とプリント回路基板の対応端子パター
    ンとの間を接続する全導電パターンを形成した一つのフ
    レキシブルな配線板で行い、同配線板でICチップを覆
    うようにしたことを特徴とするICチップの接続構造。
JP1122232A 1989-05-16 1989-05-16 Icチップの接続構造 Pending JPH02302054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1122232A JPH02302054A (ja) 1989-05-16 1989-05-16 Icチップの接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1122232A JPH02302054A (ja) 1989-05-16 1989-05-16 Icチップの接続構造

Publications (1)

Publication Number Publication Date
JPH02302054A true JPH02302054A (ja) 1990-12-14

Family

ID=14830841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1122232A Pending JPH02302054A (ja) 1989-05-16 1989-05-16 Icチップの接続構造

Country Status (1)

Country Link
JP (1) JPH02302054A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273234A (ja) * 1994-03-25 1995-10-20 Internatl Business Mach Corp <Ibm> 電子パッケージ・アセンブリおよびそれと一緒に使用するコネクタ
JP2015012165A (ja) * 2013-06-28 2015-01-19 富士機械製造株式会社 回路機器製造方法および、成形用の型

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273234A (ja) * 1994-03-25 1995-10-20 Internatl Business Mach Corp <Ibm> 電子パッケージ・アセンブリおよびそれと一緒に使用するコネクタ
JP2015012165A (ja) * 2013-06-28 2015-01-19 富士機械製造株式会社 回路機器製造方法および、成形用の型

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
JP3055619B2 (ja) 半導体装置およびその製造方法
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
KR100370529B1 (ko) 반도체 장치
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH0394460A (ja) 半導体装置およびその製造方法
JPH02302054A (ja) Icチップの接続構造
KR100253397B1 (ko) 칩단위 패키지 및 그의 제조방법
JPS63244631A (ja) 混成集積回路装置の製造方法
JP2002373961A (ja) 樹脂封止型電子装置
CN216288417U (zh) 一种半导体封装器件
JP2000133658A (ja) 電子部品の製造方法
JPS63204635A (ja) メモリ−モジユ−ル
JP2756094B2 (ja) バンプ電極およびバンプ電極を持った部品
JPS6038843A (ja) 半導体装置およびその製造方法
JP2583242Y2 (ja) 半導体装置
JPH0294535A (ja) 混成集積回路
JPH0722768A (ja) 導電性ケースの接着方法
JP2992408B2 (ja) Icパッケージとその実装構造
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2928611B2 (ja) 樹脂封止半導体装置
JPH04154157A (ja) 半導体装置の製造方法
JPH0536893A (ja) 混成集積回路
JP3405718B2 (ja) 半導体装置
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム