JPH02278363A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ、特に、周辺装置に低速な
ものを用いるマイクロプロセッサに関する。

〔従来の技術〕

従来のマイクロプロセッサは、低速な周辺装置にアクセ
スする場合には、ソフトウェアによりアクセスの間隔を
作っていた。

〔発明が解決しようとする課題〕

上述した従来のマイクロプロセッサは、ソフトウェアに
よりアクセスの間隔を作るため、ソフトウェア設計者が
そのソフトウェアの対称となるハードウェア・システム
の詳細を知る必要があるという欠点があった。

〔課題を解決するための手段〕

本発明のマイクロプロセッサは、少なくとも一つ以上の
端子を有し、該入力端子の状態でバスサイクル中の制御
信号の活性タイミングを決定する回路とを含んで構成さ
れる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例を示すブロック図である
。

第１図に示すマイクロプロセッサは、出力信号の一部を
遅延させる制御回路と、前記制御回路を動作させるため
の入力端子とをとを含んで構成される。

第１図に示すマイクロプロセッサは、ＣＰＵＩと、アド
レスバス２と、データバス３と、ＣＰＵ１から出力され
る制御信号５をコントロールするコントロール回路６と
を含んで構成される。

本構成によれば、アクセス間隔制御人カフを用いて、Ｃ
ＰＵＩのバスサイクルを延長しつつ、制御信号コントロ
ール回路６を用いて、周辺機器に対する制御信号をイン
・アクティブ状愈とすることが可能である。

また、従来性なわれていた、単純なバスサイクルの延長
も、バスサイクル延長制御人力８からＣＰＵＩへ入力す
ることで可能である。

よって、従来の制御ばかりでなく、バスサイクルの間に
任意の時間の制御信号を出力されない期間を作り出すこ
とができる９ 第１図は本発明の第２の実施例を示すブロック図である
。

ＣＰＵＩは、バス制御信号９の入力によってバスサイク
ルを延長する。

この際、アドレス信号２およびデータ信号３は変化しな
い。

バス制御信号発生回路６はＣＰＵ　１からの内部バス制
御信号からバス制御信号１５を生成する。

この構成によると、アクセス間隔制御信号７の入力によ
って、次のバスサイクルのバス制御信号を延長する。

この時、ＣＰＵＩのバス関連の動作は、タイミング調停
回路２０を介して、バスサイクルを延長して、−時停止
する そして、アクセス間隔制御信号７の入力が終ると、バス
制御信号発生回路１６によりバス制御信号を発生する。

また、タイミング調停回路２０より、バスサイクルの延
長を終了する。

第１の実施例が、あるバスサイクルの後ろに間隔を加え
るのに対し、第２の実施例では次のバスサイクルを延長
するため、バス間隔制御信号をサンプルを遅くすること
が可能であるという利点がある。

〔発明の効果〕

本発明のマイクロプロセッサは、外部よりアクセス間隔
制御信号を入力することにより、ハードウェアによって
、周辺機器に連続してアクセスする際の最短間隔を任意
に設定可能であるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・アドレス信号バ
ス、３・・・・・データ信号バス、４・・・・・・内部
バス制御信号、５・・・・・・バス制御信号、６・・・
・・・バス制御信号コントロール路、７・・・・・・ア
クセス間隔制御信号、８・・・・・・バスサイクル延長
制御信号、９・・・・・・内部バスサイクル延長制御信
号。 代理人　弁理士　　内　原　　晋 ＣＦ）１．、Ｉ アドレス１′ｇ号ｌ＼°°ズ デ°−フ＠引）ズ 内部・Ｉ〜゛ス・ｉ′賦償号 り°゛ズ・冑］佃イ五号 １゛ズ　搗り＝Ｉｉ’ｆｆ１−弓°コ〕トロールロ墓さ
アクＶズ間隔冑］御介Ｐ号 １°ズ・ユイフル・迂長代梵「侶号 丙右ドＩＶ’２・ティクル・署長ｉ４ｉ′膚悟“ツ￥　
　１　　図

Claims (1)

【特許請求の範囲】
1. 少なくとも一つ以上の端子を有し、該入力端子の状態で
   バスサイクル中の制御信号の活性タイミングを決定する
   回路を含むことを特徴とするマイクロプロセッサ。