JP2003515221A5 - データ処理システムおよび電力節約方法 - Google Patents

Description

【特許請求の範囲】
【請求項１】
外部マスタとしてのバス要求装置（２３０）に接続されたデータ処理システム（２００）であって、前記データ処理システム（２００）は、システムバス（２６０）と；プロセッサ（２０２）と；前記システムバス（２６０）と前記プロセッサ（２０２）とに接続されたシステムクロック制御装置（２２０）とを備え、
前記プロセッサ（２０２）は、裁定ユニット（２０４）と；プロセッサコア（２１２）と；前記裁定ユニット（２０４）と前記プロセッサコア（２１２）とに接続されたプロセッサクロック制御装置（２１０）とを備え、
前記プロセッサクロック制御装置（２１０）が、前記プロセッサコア（２１２）のコアクロック（Ｃ１，Ｃ２）を静止状態に設定した状態において、前記バス要求装置（２３０）が、前記システムバス（２６０）の所有権を要求するバス要求信号（ＢＲ＿Ｂ）を前記裁定ユニット（２０４）に送信すると、前記裁定ユニット（２０４）は、前記プロセッサ（２０２）による前記システムバス（２６０）の所有権と、前記バス要求装置（２３０）による前記システムバス（２６０）の所有権とを裁定するバス裁定をイネーブル状態にし、前記イネーブル状態は、第１期間と、前記第１期間の後の第２期間とに亘って続き、
前記第１期間では前記システムクロック制御装置（２２０）は、前記データ処理システム（２００）をウェークアップし、且つ前記プロセッサクロック制御装置（２１０）は、前記コアクロック（Ｃ１，Ｃ２）を起動し、
前記第２期間では前記裁定ユニット（２０４）は、前記システムバス（２６０）の所有権を前記バス要求装置（２３０）に付与するバス許可信号（ＢＧ＿Ｂ）を前記バス要求装置（２３０）に送信し、且つ前記プロセッサクロック制御装置（２１０）は、前記コアクロック（Ｃ１，Ｃ２）を静止状態に設定し、前記バス要求装置（２３０）は、前記バス許可信号（ＢＧ＿Ｂ）を受信すると、前記システムバス（２６０）を用いてバスサイクル動作を実行するように構成されることを特徴とする、データ処理システム。
【請求項２】
外部マスタとしてのバス要求装置（２３０）に接続されたデータ処理システム（２００）であって、前記データ処理システム（２００）は、システムバス（２６０）と；プロセッサ（２０２）とを備え、
前記プロセッサ（２０２）は、裁定ユニット（２０４）と；プロセッサコア（２１２）と；前記裁定ユニット（２０４）と前記プロセッサコア（２１２）とに接続されたプロセッサクロック制御装置（２１０）とを備え、
前記プロセッサクロック制御装置（２１０）が、前記システムバス（２６０）を介して前記プロセッサコア（２１２）がデバッグされる状態であるデバッグ状態に前記プロセッサコア（２１２）を設定した状態において、前記バス要求装置（２３０）が、前記システムバス（２６０）の所有権を要求するバス要求信号（ＢＲ＿Ｂ）を前記裁定ユニット（２０４）に送信すると、前記裁定ユニット（２０４）は、前記プロセッサ（２０２）による前記システムバス（２６０）の所有権と、前記バス要求装置（２３０）による前記システムバス（２６０）の所有権とを裁定するバス裁定をイネーブル状態にし、前記イネーブル状態は、第１期間と、前記第１期間の後の第２期間とに亘って続き、
前記第１期間では前記裁定ユニット（２０４）は、前記システムバス（２６０）の所有権を前記バス要求装置（２３０）に付与するバス許可信号（ＢＧ＿Ｂ）を前記バス要求装置（２３０）に送信し、且つ前記プロセッサクロック制御装置（２１０）は、前記プロセッサコア（２１２）がデバッグされるべく前記プロセッサコア（２１２）のコアクロック（Ｃ１，Ｃ２）を制御し、
前記第２期間では前記プロセッサクロック制御装置（２１０）は、前記コアクロック（Ｃ１，Ｃ２）をオフ状態に設定し、前記バス要求装置（２３０）は、前記コアクロック（Ｃ１，Ｃ２）がオフ状態に設定されると、前記システムバス（２６０）を用いてバスサイクル動作を実行するように構成されることを特徴とする、データ処理システム。
【請求項３】
外部マスタとしてのバス要求装置（２３０）に接続されたデータ処理システム（２００）が電力を節約する電力節約方法であって、
前記データ処理システム（２００）は、システムバス（２６０）と；プロセッサ（２０２）と；前記システムバス（２６０）と前記プロセッサ（２０２）とに接続されたシステムクロック制御装置（２２０）とを備え、
前記プロセッサ（２０２）は、裁定ユニット（２０４）と；プロセッサコア（２１２）と；前記裁定ユニット（２０４）と前記プロセッサコア（２１２）とに接続されたプロセッサクロック制御装置（２１０）とを備え、
前記電力節約方法は、
前記プロセッサクロック制御装置（２１０）が、前記プロセッサコア（２１２）のコアクロック（Ｃ１，Ｃ２）を静止状態に設定する低電力ステップ（３０８）と；
前記静止状態にある間に、前記バス要求装置（２３０）が、前記システムバス（２６０）の所有権を要求するバス要求信号（ＢＲ＿Ｂ）を前記裁定ユニット（２０４）に送信すると、前記裁定ユニット（２０４）が、前記プロセッサ（２０２）による前記システムバス（２６０）の所有権と、前記バス要求装置（２３０）による前記システムバス（２６０）の所有権とを裁定するバス裁定をイネーブル状態にするイネーブルステップ（３１０）と
を有し、
前記イネーブル状態は、第１期間と、前記第１期間の後の第２期間とに亘って続き、
前記第１期間では前記システムクロック制御装置（２２０）は、前記データ処理システム（２００）をウェークアップし、且つ前記プロセッサクロック制御装置（２１０）は、前記コアクロック（Ｃ１，Ｃ２）を起動し（３１２）、
前記第２期間では前記裁定ユニット（２０４）は、前記システムバス（２６０）の所有権を前記バス要求装置（２３０）に付与するバス許可信号（ＢＧ＿Ｂ）を前記バス要求装置（２３０）に送信し（３１４）、且つ前記プロセッサクロック制御装置（２１０）は、前記コアクロック（Ｃ１，Ｃ２）を静止状態に設定し、前記バス要求装置（２３０）は、前記バス許可信号（ＢＧ＿Ｂ）を受信すると、前記システムバス（２６０）を用いてバスサイクル動作を実行する（３１６）ことを特徴とする、電力節約方法。
【請求項４】
外部マスタとしてのバス要求装置（２３０）に接続されたデータ処理システム（２００）が電力を節約する電力節約方法であって、
前記データ処理システム（２００）は、システムバス（２６０）と；プロセッサ（２０２）とを備え、
前記プロセッサ（２０２）は、裁定ユニット（２０４）と；プロセッサコア（２１２）と；前記裁定ユニット（２０４）と前記プロセッサコア（２１２）とに接続されたプロセッサクロック制御装置（２１０）とを備え、
前記電力節約方法は、
前記プロセッサクロック制御装置（２１０）が、前記システムバス（２６０）を介して前記プロセッサコア（２１２）がデバッグされる状態であるデバッグ状態に前記プロセッサコア（２１２）を設定するデバッグステップ（４０６）と；
前記デバッグ状態にある間に、前記バス要求装置（２３０）が、前記システムバス（２６０）の所有権を要求するバス要求信号（ＢＲ＿Ｂ）を前記裁定ユニット（２０４）に送信すると、前記裁定ユニット（２０４）が、前記プロセッサ（２０２）による前記システムバス（２６０）の所有権と、前記バス要求装置（２３０）による前記システムバス（２６０）の所有権とを裁定するバス裁定をイネーブル状態にするイネーブルステップ（４０８）と
を有し、
前記イネーブル状態は、第１期間と、前記第１期間の後の第２期間とに亘って続き、
前記第１期間では前記裁定ユニット（２０４）は、前記システムバス（２６０）の所有権を前記バス要求装置（２３０）に付与するバス許可信号（ＢＧ＿Ｂ）を前記バス要求装置（２３０）に送信し（４１２）、且つ前記プロセッサクロック制御装置（２１０）は、前記プロセッサコア（２１２）がデバッグされるべく前記プロセッサコア（２１２）のコアクロック（Ｃ１，Ｃ２）を制御し（４１０）、
前記第２期間では前記プロセッサクロック制御装置（２１０）は、前記コアクロック（Ｃ１，Ｃ２）をオフ状態に設定し、前記バス要求装置（２３０）は、前記コアクロック（Ｃ１，Ｃ２）がオフ状態に設定されると、前記システムバス（２６０）を用いてバスサイクル動作を実行する（４１４）ことを特徴とする、電力節約方法。

ＷＡＫＥ−ＵＰ信号によりシステム制御装置２２２がシステムクロックをアクティブ状態にすることによって、システムをウェークアップし、且つプロセッサ２０２が低電力モードを抜け出す必要なく、裁定論理回路２０４をイネーブル状態にして図３のブロック３１４のバス許可信号を生成するのにちょうど良い間、プロセッサコアクロック（すなわち、Ｃ１クロックとＣ２クロック）を起動したりする。（図６に示すウェークアップシーケンス中、ＷＡＫＥ−ＵＰ信号をアクティブ状態にした後のプロセッサクロック信号１とＣ２の２サイクルによって、ＬＰＭＤ信号の状態は、変化しないことに留意されたい。）このようにして、プロセッサクロック制御装置２１０によって提供されたＷＡＫＥ−ＵＰ信号は、プロセッサコアが低電力状態の間、バス裁定をイネーブル状態にする。

デバッグ状態の間、プロセッサクロックＣ１とＣ２はオフ状態に維持され、ここでは、Ｃ１とＣ２双方共ロー状態である。好適には、プロセッサクロックＣ１とＣ２は、デバッグモードではオフの状態にして、コア資源へのアクセスが可能にされる。コア資源のこれらのアクセスでは、クロック同期の危険性を回避しなければならない。本明細書中で述べたように、裁定機能が無い場合、プロセッサは、プロセッサ２０２がデバッグ状態にある時、外部バス要求を裁定できない。最終的には、ブロック４２２において、デバッグ状態は、終了し、ブロック４２４において、通常動作モードが再開される。