KR0135904B1 - 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법 - Google Patents

중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법

Info

Publication number
KR0135904B1
KR0135904B1 KR1019940039684A KR19940039684A KR0135904B1 KR 0135904 B1 KR0135904 B1 KR 0135904B1 KR 1019940039684 A KR1019940039684 A KR 1019940039684A KR 19940039684 A KR19940039684 A KR 19940039684A KR 0135904 B1 KR0135904 B1 KR 0135904B1
Authority
KR
South Korea
Prior art keywords
bus
processing unit
central processing
output
signal
Prior art date
Application number
KR1019940039684A
Other languages
English (en)
Other versions
KR960024830A (ko
Inventor
김만섭
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940039684A priority Critical patent/KR0135904B1/ko
Priority to US08/581,369 priority patent/US5898879A/en
Publication of KR960024830A publication Critical patent/KR960024830A/ko
Application granted granted Critical
Publication of KR0135904B1 publication Critical patent/KR0135904B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)

Abstract

버스와의 분리를 요구하는 홀드 신호가 입력되면 그에 해당하는 응답 신호를 출력하는 중앙 처리 장치와; 버스 사용 요구 신호를 출력하는 버스 마스터와; 중앙 처리 장치를 제외한 버스 마스터로부터 버스 사용 요구 신호가 출력이 되면, 중앙 처리 장치로 홀드 신호를 출력한 다음 그에 해당하는 응답 신호가 출력이 되면, 버스 사용 요구 신호를 출력한 버스 마스터로 버스 사용권을 부여하고, 중앙 처리 장치로 공급되는 클락 신호의 주파수를 일정 이하로 낮추기 위한 제어 신호를 출력하는 버스 컨트롤러와; 상기 버스 컨트롤러에서 출력되는 제어 신호에 따라 상기 중앙 처리 장치로 공급되는 클락 신호의 주파수를 가변시켜 출력하는 클락 발생부로 이루어지는 중앙 처리 장치의 버스 미 사용시 전력 소모 방지 장치는, 중앙 처리 장치를 제외한 버스 마스터가 버스 사용권을 가졌을 때 중앙 처리 장치로 공급되는 클락 신호의 주파수를 낮추거나 스탑 클락 상태로 변화시키므로써, 중앙 처리 장치의 아이들시의 전력 소모를 최대한 감소시킬 수 있으며, 그 방법을 제공할 수 있다.

Description

중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법
제1도는 일반적인 컴퓨터의 전력 소모 관리 방법의 제어 흐름도이고,
제2도는 이 발명의 실시예에 따른 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치의 구성 블럭도이고,
제3도는 이 발명의 실시예에 따른 중앙 처리 장치의 버스 미사용시 전력 소모 방지 방법의 동작 순서도이다.
이 발명은 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법에 관한 것으로 더욱 상세하게 말하자면, 중앙 처리 장치(Central Process Unit)를 제외한 디엠에이(DMA:Direct Memory Acess, 이하 DMA라 명명함)컨트롤러, 리프레시(refresh) 컨트롤러 등의 버스 마스터(bus master)가 버스를 사용하는 경우에, 중앙 처리 장치로 공급되는 클락을 낮추거나 클락 발생을 정지하는 상태로 변환시키므로써, 중앙 처리 장치 아이들시의 전력 소모를 최대한 줄이기 위한 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법에 관한 것이다.
컴퓨터의 기술이 발전함에 따라 단순히 그 기능면에서의 발전뿐만 아니라 에너지 절약의 측면을 고려하게 되어, 그에 따른 절전 기능들이 개발되어 왔으며, 그에 따라 퍼스널 컴퓨터에 적용되는 전력 관리 시스템(Power Management System : PMS)은 컴퓨터의 동작 상태에 따라 최소한으로 전력을 소모하도록 제어하고 있다.
첨부한 제1도에 도시되어 있듯이 전력 관리 시스템은 컴퓨터의 전력 공급 상태에 따라 노말(normal)모드, 더즈(doze)모드, 스텐바이(standby)모드, 서스펜드(suspend)모드 그리고 오프(off)모드로 나누어 제어한다.
상기한 노멀모드는 시스템이 정상 가동하는 상태이고, 더즈모드는 시스템 액티비티(activity) 즉, 하드 디스크 드라이버를 억세스하거나, 직렬 입출력 인터페이스를 억세스하는 등( 그외에 비데오 액티비티, FDD 액티비티, 키보드 액티비티 등)의 동작이 이루어지지 않는 경우에 중앙 처리 장치의 클락 스피드를 1/2, 1/4, 1/8‥등으로 낮추는 상태를 나타낸다.
사기 스텐바이 모드는 시스템 액티비티가 없는 경우에 중앙 처리 장치의 클락을 다운시키거나, 비데오를 오프시키고 HDD 스텐바이 등으로 전력 소모를 낮추는 상태를 나타내며, 서스펜드 모드는 중앙 처리 장치의 클락을 스탑시키거나 오프시키고, HDD, FDD, 비데오를 오프시켜 메모리 이외의 장치에는 전원 공급을 차단하는 상태를 나타낸다.
상기한 전력 관리 시스템은 시스템 액티비티가 없는 경우 상기한 모드 순서에 따라 시스템의 전원 공급을 차단시킨 다음, 다시 시스템 액티비티가 감지가 되면 노말 상태로 복귀한다.
그러나, 종래의 전력 관리 시스템은 FDD 억세스나, 중앙 처리 장치의 버스 마스터(예를 들면, DMA 컨트롤러, 리프레시 컨트롤러, 스카시(SCSI), ESDI HDD 컨트롤러, LAN 카드, 사운드 카드 등)가 시스템 버스 사용권을 가졌을 때 중앙 처리 장치로 공급되는 클락을 풀 스피드로 처리하고 있다.
그러므로, 상기와 같이 중앙 처리 장치 이외의 버스 마스터가 버스를 사용하는 경우에는 중앙 처리 장치가 내부 계산만 수행하므로, 중앙 처리 장치로 공급되는 클락 발생에 따른 전력 소모가 증가하는 단점이 있다.
이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로, 중앙 처리 장치를 제외한 버스 마스터가 버스 사용권을 가졌을 때 중앙 처리 장치로 공급되는 클락 신호의 주파수를 낮추거나, 스탑 클락 상태로 만들어, 중앙 처리 장치 아이들시의 전력 소모를 최대한으로 감소시키기 위한 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법을 제공하고자 하는데 있다.
상기의 목적을 달성하기 위한 이 발명의 구성은, 버스와의 분리를 요구하는 홀드 신호가 입력되면 그에 해당하는 응답 신호를 출력하는 중앙 처리 장치와; 버스 사용 요구 신호를 출력하는 버스 마스터와; 중앙 처리 장치를 제외한 버스 마스터로부터 버스 사용 요구 신호가 출력이 되면, 중앙 처리 장치로 홀드 신호를 출력한 다음 그에 해당하는 응답 신호가 출력이 되면, 버스 사용 요구 신호를 출력한 버스 마스터로 버스 사용권을 부여하고, 중앙 처리 장치로 공급되는 클락 신호의 주파수를 일정 이하로 낮추기 위한 제어 신호를 출력하는 버스 컨트롤러와; 상기 버스 컨트롤러에서 출력되는 제어 신호에 따랄 상기 중앙 처리 장치로 공급되는 클락 신호의 주파수를 가변시켜 출력하는 클락 발생부로 이루어진다. 상기의 목적을 달성하기 위한 이 발명의 다른 구성은, 중앙 처리 장치를 제외한 버스 마스터로부터의 버스 사용 요구 신호 출력 여부를 판단하는 단계와; 상기 버스 마스터에서 버스 사용 요구 신호가 출력이 되면 중앙 처리 장치와 버스의 분리를 요구하는 홀드 신호를 출력한 다음 그에 따른 응압 신호 출력 여부를 판단하는 단계와; 상기에서 중앙 처리 장치로부터 홀드 신호에 대한 응답 신호가 출력이 되면, 버스 사용 요구 신호를 출력한 버스 마스터에서 버스 사용권을 허가하는 단계와; 중앙 처리 장치로 공급되는 클락 신호의 주파수를 일정 이하로 낮추는 단계로 이루어진다.
상기 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제2도는 이 발명의 실시예에 따른 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치의 구성 블럭도이고, 제3도는 이 발명의 실시예에 따른 중앙 처리 장치의 버스 미사용시 전력 소모 방지 방법의 동작 순서도이다.
첨부한 제2도에 도시되어 있듯이 이 발명의 실시예에 따른 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치의 구성은, 중앙 처리 장치(1)와, 버스 사용 요구 신호를 출력하는 버스 마스터(3)와, 상기 버스 마스터(3)에서 출력되는 버스 사용 요구 신호에 따라 버스 사용권을 부여하고, 중앙 처리 장치(1)로 공급되는 클락 신호의 주차수를 일정이하로 낮추거나 정지시키기 위한 제어 신호를 출력하는 버스 컨트롤러(2)와, 상기 버스 컨트롤러(2)에서 출력되는 제어 신호에 따라 중앙 처리 장치(1)로 공급되는 클락 신호의 주파수를 가변시켜 출력하는 클락 발생부(4)로 이루어진다.
상기 구성에 의한 이 발명의 실시예에 따른 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치의 작용은 다음과 같다.
컴퓨터에 전원이 공급되어 동작하는 중에 버스 컨트롤러(2)는 버스 마스터로부터의 버스 사용 요구 신호(DRQ)를 감지하여, 중앙 처리 장치(1)를 제외한 버스 마스터(3)가 버스를 사용하고자 하는지를 판단한다(S110∼S120).
중앙 처리 장치(1)를 제외한 버스 마스터(3) 중 DMA 컨트롤러나 리프레시 컨트롤러는 버스 사용 요구 신호(DRQ)를 이용하여 버스 컨트롤러(2)로 버스 사용권을 요구하고, DMA 컨트롤러와 리프레시 컨트롤러를 제외한 다음 버스 마스터는 버스 사용 요구 신호(DRQ0∼DRQ7) 중에서 하나를 이용하여 버스 컨트롤러(2)로 버스 사용권을 요구한다.
상기에서 버스 컨트롤러(2)는 중앙 처리 장치(1)를 제외한 다음 버스 마스터(3)로부터 버스 사용 요구 신호가 입력이 되면, 중앙 처리 장치(1)로 데이타 버스 및 주소 버스를 중앙 처리 장치(1)와 분리시킬 것을 요구하는 홀드 신호(HOLD)를 출력한다(S130).
상기 버스 컨트롤러(2)는 중앙 처리 장치(1)로 버스 사용을 중지하는 홀드신호(HOLD)를 출력한 다음, 중앙 처리 장치(1)로부터 상기 홀드신호(HOLD)를 받아들이는 응답신호(HLDA)의 출력 여부를 판단한다(S140).
상기에서 중앙 처리 장치(1)로부터 버스를 다른 주변 장치가 사용할 수 있도록 허가하는 응답신호(HLDA)가 출력이 되면, 버스 컨트롤러(2)는 버스 사용권을 요구한 버스 마스터(3)로 버스 사용 신호(DACK)를 출력한다(S150).
상기 버스 컨트롤러(2)는 버스 사용을 요구한 버스 마스터(3)로 버스 사용신호를 출력한 다음, 클락 발생부(4)로 제어 신호(CLOCK CONTROL)를 출력하여 중앙 처리 장치(1)로 공급되는 클락 주파수를 일정이하로 낮추거나, 0Hz의 스탑 클락 상태로 전환시킨다(S160).
상기 클락 발생부(4)는 버스 컨트롤러(2)에서 출력되는 제어 신호(CLOCK CONTROL)에 따라 중앙 처리 장치(1)로 공급되는 클락의 주파수를 가변시켜 출력한다.
상기 버스 컨트롤러(2)의 버스 사용 신호(DACK)에 따라 중앙 처리 장치(1)를 제외한 버스 마스터(3)가 버스 사이클을 수행하여 동작을 수행한 다음 사이클 종료에 따른 신호를 출력하면, 버스 컨트롤러(2)는 버스 마스터(3)의 버스 사용 완료 여부를 판단한다(S170∼S180).
상기에서 버스 마스터(3)의 버스 사용이 완료되면 버스 컨트롤러(2)는 버스 사용신호(DACK)를 인액티브시켜 버스 사용을 중지시킨다(S190).
상기에서 중앙 처리 장치(1)를 제외한 버스 마스터(3)의 버스 사용이 완료되면, 버스 컨트롤러(2)는 클락 발생부(4)로 제어 신호를 출력하여 중앙 처리 장치(1)로 공급되는 클락 주파수를 원래의 상태로 복귀시킨다(S200).
상기 클락 발생부(4)는 버스 컨트롤러(2)에서 출력되는 제어 신호에 따라 일정 이하로 낮추거나 스탑 클락 상태로 전화시킨 클락 신호의 주파수를 원래의 주파수로 변환시켜 중앙 처리 장치(1)로 공급한 다음 종료한다(S210).
이상에서와 같이 이 발명의 실시예에서, 중앙 처리 장치를 제외한 버스 마스터가 버스 사용권을 가졌을때 중앙 처리 장치로 공급되는 클락 신호의 주파수를 낮추거나 스탑 클락 상태로 변화시키므로써, 중앙 처리 장치 아이들시의 전력 소모를 취대한으로 감소시킬 수 있는 효과를 가지는 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법을 제공할 수 있다.

Claims (6)

  1. 버스와의 분리를 요구하는 홀드 신호가 입력되면 그에 해당하는 응답신호를 출력하는 중앙 처리 장치와; 버스 사용 요구 신호를 출력하는 버스 마스터와; 중앙 처리 장치를 제외한 버스 마스터로부터 버스 사용 요구 신호가 출력이 되면, 중앙 처리 장치로 홀드 신호를 출력한 다음 그에 해당하는 응답 신호가 출력이 되면, 버스 사용 요구 신호를 출력한 버스 마스터로 버스 사용권을 부여하고, 중앙 처리 장치로 공급되는 클락 신호의 주파수를 일정 이하로 낮추기 위한 제어 신호를 출력하는 버스 컨트롤러와; 상기 버스 컨트롤러에서 출력되는 제어 신호에 따라 상기 중앙 처리 장치로 공급되는 클락 신호의 주파수를 가변시켜 출력하는 클락 발생부로 이루어지는 것을 특징으로 하는 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치.
  2. 제1항에 있어서, 상기한 버스 컨트롤러는 중앙 처리 장치를 제외한 버스 마스터로부터 버스 사용 요구 신호가 출력이 되면, 중앙 처리 장치로 공급되는 클락 신호를 정지시키는 것을 특징으로 하는 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치.
  3. 제1항에 있어서, 상기한 버스 컨트롤러는, 버스 사용권을 부여한 버스 마스터의 버스 사용이 완료되면 버스 마스터의 버스 사용권을 철회하고, 중앙 처리 장치로 공급되는 클락 신호를 원래의 상태로 복귀시키는 것을 특징으로 하는 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치.
  4. 중앙 처리 장치를 제외한 버스 마스터로부터의 버스 사용 요구 신호 출력 여부를 판단하는 단계와, 상기 버스 마스터에서 버스 사용 요구 신호가 출력이 되면 중앙 처리 장치와 버스의 분리를 요구하는 홀드 신호를 출력한 다음 그에 다른 응압 신호 출력 여부를 판단하는 단계와; 상기에서 중앙 처리 장치로부터 홀드 신호에 대한 응답 신호가 출력이 되면, 버스 사용 요구 신호를 출력한 버스 마스터에서 버스 사용권을 허가하는 단계와; 중앙 처리 장치로 공급되는 클락 신호의 주파수를 일정 이하로 낮추는 단계로 이루어지는 것을 특징으로 하는 중앙 처리 장치의 버스 미사용시 전력 소모 방지 방법.
  5. 제4항에 있어서, 상기 클락 신호의 주파수를 가변시키는 단계에 있어서, 중앙 처리 장치를 제외한 버스 마스터의 버스 사용 요구 신호가 출력이 되면, 중앙 처리 장치로 공급되는 클락 신호 출력을 정지시키는 것을 특징으로 하는 중앙 처리 장치의 버스 미사용시 전력 소모 방지 방법.
  6. 제4항에 있어서, 버스 사용권을 획득한 버스 마스터의 버스 사용 완료 여부를 판단하여, 버스 사용이 완료되면 중앙 처리 장치로 공급되는 클락 신호의 주파수를 원래의 상태로 복구하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 중앙 처리 장치의 버스 미사용시 전력 소모 방지 방법.
KR1019940039684A 1994-12-30 1994-12-30 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법 KR0135904B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940039684A KR0135904B1 (ko) 1994-12-30 1994-12-30 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법
US08/581,369 US5898879A (en) 1994-12-30 1995-12-29 Power consumption reducing apparatus in using no CPU bus system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039684A KR0135904B1 (ko) 1994-12-30 1994-12-30 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR960024830A KR960024830A (ko) 1996-07-20
KR0135904B1 true KR0135904B1 (ko) 1998-06-15

Family

ID=19405735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039684A KR0135904B1 (ko) 1994-12-30 1994-12-30 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법

Country Status (2)

Country Link
US (1) US5898879A (ko)
KR (1) KR0135904B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766735B1 (ko) * 1999-11-16 2007-10-15 프리스케일 세미컨덕터, 인크. 저 전력 시스템에서의 버스 조정
KR100776002B1 (ko) * 2001-07-18 2007-11-19 삼성전자주식회사 컴퓨터시스템 및 그 제어방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562483B1 (ko) * 1998-09-04 2006-06-01 삼성전자주식회사 버스 클락 주파수 변환 방법
WO2000051281A2 (en) * 1999-02-26 2000-08-31 Usar Systems, Inc. Power conservation with a synchronous master-slave serial data bus
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6657633B1 (en) * 2000-09-19 2003-12-02 Garmin International, Inc DMA computer system for driving an LCD display in a GPS receiver
US7155618B2 (en) * 2002-03-08 2006-12-26 Freescale Semiconductor, Inc. Low power system and method for a data processing system
US20060195714A1 (en) * 2003-12-26 2006-08-31 Sony Corporation Clock control device, microprocessor, electronic device, clock control method, and clock control program
US7725759B2 (en) * 2005-06-29 2010-05-25 Sigmatel, Inc. System and method of managing clock speed in an electronic device
CN100397301C (zh) * 2006-01-09 2008-06-25 威盛电子股份有限公司 中央处理器的省电方法
CN100397302C (zh) * 2006-01-17 2008-06-25 威盛电子股份有限公司 中央处理单元的省电方法及系统
CN100435071C (zh) * 2006-09-19 2008-11-19 威盛电子股份有限公司 中央处理器的省电方法及系统
US9141572B2 (en) 2006-12-15 2015-09-22 Microchip Technology Incorporated Direct memory access controller
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
US9088176B2 (en) * 2007-12-17 2015-07-21 Nvidia Corporation Power management efficiency using DC-DC and linear regulators in conjunction
US8327173B2 (en) * 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
US20090204837A1 (en) * 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US9423846B2 (en) 2008-04-10 2016-08-23 Nvidia Corporation Powered ring to maintain IO state independent of the core of an integrated circuit device
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
JP5775398B2 (ja) * 2011-08-25 2015-09-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9773344B2 (en) 2012-01-11 2017-09-26 Nvidia Corporation Graphics processor clock scaling based on idle time
JP5805546B2 (ja) * 2012-01-13 2015-11-04 ルネサスエレクトロニクス株式会社 半導体装置
US9811874B2 (en) 2012-12-31 2017-11-07 Nvidia Corporation Frame times by dynamically adjusting frame buffer resolution

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191752A (ja) * 1984-10-11 1986-05-09 Nec Corp マイクロコンピユ−タ
US5471625A (en) * 1993-09-27 1995-11-28 Motorola, Inc. Method and apparatus for entering a low-power mode and controlling an external bus of a data processing system during low-power mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766735B1 (ko) * 1999-11-16 2007-10-15 프리스케일 세미컨덕터, 인크. 저 전력 시스템에서의 버스 조정
KR100776002B1 (ko) * 2001-07-18 2007-11-19 삼성전자주식회사 컴퓨터시스템 및 그 제어방법

Also Published As

Publication number Publication date
KR960024830A (ko) 1996-07-20
US5898879A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
KR0135904B1 (ko) 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법
US7188262B2 (en) Bus arbitration in low power system
KR100370368B1 (ko) 내부 온도가 기준 온도를 초과할 때 슬립 모드로 진입하는 에이씨피아이를 채용한 컴퓨터 시스템 및 그 방법
US6657634B1 (en) Dynamic graphics and/or video memory power reducing circuit and method
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US6145029A (en) Computer system with enhanced docking support
US7155618B2 (en) Low power system and method for a data processing system
US5619661A (en) Dynamic arbitration system and method
US6065124A (en) Computer system having power saving and management function and method of controlling the same
US5630144A (en) Desktop computer monitor power control using keyboard controller
KR19990076908A (ko) 전원 관리 장치 및 방법
WO1998044405A1 (en) Automatic transitioning between acpi c3 and c2 states
US6966007B2 (en) Performance control method for a computer
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
US5913225A (en) Cache flush mechanism for a secondary cache memory
US8065547B2 (en) Control method and computer system for advanced configuration and power interface
US20040250035A1 (en) Method and apparatus for affecting computer system
JPH10333772A (ja) コンピュータシステムおよびクロック制御方法
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JP3695546B2 (ja) メモリリフレッシュカウンタを利用したコンピュータシステムスピード制御方法及び装置
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
KR20040034747A (ko) 다이나믹 직접 메모리 액세스 제어 장치 및 방법
JPH05274054A (ja) 省電力装置
JP2826543B2 (ja) クロック供給制御回路及びマイクロプロセッサ
JP2004246399A (ja) 制御方法、情報処理装置及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 17