JPH05274054A - 省電力装置 - Google Patents
省電力装置Info
- Publication number
- JPH05274054A JPH05274054A JP4066897A JP6689792A JPH05274054A JP H05274054 A JPH05274054 A JP H05274054A JP 4066897 A JP4066897 A JP 4066897A JP 6689792 A JP6689792 A JP 6689792A JP H05274054 A JPH05274054 A JP H05274054A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock
- signal
- bus
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
えるデバイスを有する情報処理装置において、省電力化
を図ることにある。 【構成】1つのデバイスがバスマスタとなっているとき
に、他のバスマスタとなりえるデバイスのクロックの供
給を停止し、省電力化を図る。 【効果】本発明を用いた情報処理装置では、従来技術の
情報処理装置に比べ、個々のデバイス及び情報処理装置
全体の消費電力を低減することが出来る。
Description
タ(以下パソコン)、ワードプロセッサ(以下ワープ
ロ)など2つ以上のバスマスタとなりえるデバイスを有
する情報処理装置において、前記デバイスに供給するク
ロックを制御することにより、省電力化を図るものに関
する。
2のように2つ以上のバスマスタとなりえるデバイス
(CPU2,DMAC3)を有する情報処理装置におい
て、例えばDMAC3がバスマスタのとき、CPU2に
もクロックを供給していた。
PU2がバスマスタでないのに、クロック22からクロ
ック信号23が供給されている。そのため、CPU2の
消費電力が大きくなってしまうという問題があった。
処理装置全体の省電力化を図ることにある。
DMAC3など、2つ以上のバスマスタとなりえるデバ
イスを有する情報処理装置において、1つのデバイスが
バスマスタとなっているときに、他のバスマスタとなり
えるデバイスのクロックの供給を停止し、省電力化を図
ることにより達成できる。
号HRQ−P31とCPU2からのホールド許可信号H
LDA−P21が共にアクティブのとき、バスマスタ権
がCPU2からDMAC3に移動する。この時、前記ホ
ールド要求信号HRQ−P31とホールド許可信号HL
DA−P21により、クロック22からのクロック信号
23のCPU2への供給を停止する。
供給を避けることができ、個々のデバイス及び情報処理
装置全体の省電力化を図ることができる。
る。1はバスである。2はCPU、3はDMACであ
る。21はCPU2からDMAC3へのホールド許可信
号HLDA−Pである。31はDMAC3からCPU2
へのホールド要求信号HRQ−Pである。22はCPU
2用のクロックで、32はDMAC3用のクロックであ
る。23はCPU2へのクロック信号で、33はDMA
C3へのクロック信号である。26はCPU2へのクロ
ック信号23をマスクするためのANDゲートである。
27はホールド要求信号要求信号HRQ−P31とホー
ルド許可信号HLDA−P21が共にアクティブである
ことを判別するためのNANDゲートでる。25はCP
U2へのクロック信号23をマスクするためのマスク信
号である。24は制御されたCPU2へのクロック信号
である。
バスマスタの時、ホールド要求信号HRQ−P31とホ
ールド許可信号HLDA−P21は共にアクティブとな
らない。DMAC3がバス1を使用したいとき、ホール
ド要求信号HRQ−P31をアクティブとし、CPU2
に対しバス権の委譲を要求する。CPU2は適切なタイ
ミングでホールド許可信号HLDA−P21をアクティ
ブとし、バス権をDMAC3に委譲し、ホールド状態と
なる。このとき、CPU2はホールド状態であるので、
クロック信号24からのクロックを供給すると余分な電
力を消費してしまう。そこで、ANDゲート26によ
り、クロック22からのクロック信号23をマスクす
る。そのマスク信号は、NANDゲート27で生成す
る。すなわち、CPUがホールド状態のときは、ホール
ド要求信号HRQ−P31とホールド許可信号HLDA
−P21は共にアクティブであるのでNANDゲート2
7により、マスク信号25を生成する。マスク信号25
とANDゲート26により、クロック信号23をマスク
し、CPU2へクロック信号24が供給されないように
する。これにより、CPU2がホールド状態のとき、不
要なクロック信号が供給されないので省電力化を図るこ
とができる。また、他のデバイス(DMAC3など)に
ついてもCPU2と同様な方法で消費電力を低減でき
る。
イスの消費電力を低減でき、情報処理装置全体の消費電
力をも低減できる効果がある。
報処理装置では、従来技術の情報処理装置に比べ、個々
のデバイスの消費電力を低減することが出来る。また、
本発明を用いた情報処理装置は、従来技術の情報処理装
置に比べ、全体の消費電力を低減することが出来る。
Claims (1)
- 【請求項1】中央処理装置(CPU)やダイレクト・メ
モリ・アクセス・コントローラ(DMAC)など、2つ
以上のバスマスタとなりえるデバイスを有する情報処理
装置において、1つのデバイスがバスマスタとなってい
るときに、他のバスマスタとなりえるデバイスのクロッ
クの供給を停止することを特徴とする省電力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4066897A JPH05274054A (ja) | 1992-03-25 | 1992-03-25 | 省電力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4066897A JPH05274054A (ja) | 1992-03-25 | 1992-03-25 | 省電力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05274054A true JPH05274054A (ja) | 1993-10-22 |
Family
ID=13329183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4066897A Pending JPH05274054A (ja) | 1992-03-25 | 1992-03-25 | 省電力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05274054A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2381096A (en) * | 2001-08-21 | 2003-04-23 | Mitsubishi Electric Corp | Semiconductor device allowing control of clock supply to processor on a clock cycle basis |
JP2007257169A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | アクセス制御方法及び情報処理装置 |
-
1992
- 1992-03-25 JP JP4066897A patent/JPH05274054A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2381096A (en) * | 2001-08-21 | 2003-04-23 | Mitsubishi Electric Corp | Semiconductor device allowing control of clock supply to processor on a clock cycle basis |
JP2007257169A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | アクセス制御方法及び情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100329344B1 (ko) | 전원관리장치및방법 | |
JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
JP3454866B2 (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
US7430673B2 (en) | Power management system for computing platform | |
JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
US5590341A (en) | Method and apparatus for reducing power consumption in a computer system using ready delay | |
US8433940B2 (en) | Conserving power by reducing voltage supplied to an instruction-processing portion of a processor | |
RU2171490C2 (ru) | Многопроцессорная компьютерная система с когерентной кэш с уменьшенным энергопотреблением | |
US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
US7093153B1 (en) | Method and apparatus for lowering bus clock frequency in a complex integrated data processing system | |
KR0135904B1 (ko) | 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법 | |
JPH02201516A (ja) | パワーセーブ方式 | |
WO2003077094A3 (en) | Low power system and method for a data processing system | |
JPH08314716A (ja) | データ処理装置及びその方法 | |
WO1998044405A1 (en) | Automatic transitioning between acpi c3 and c2 states | |
JP4202754B2 (ja) | バス結合された回路ブロックのための電力管理の方法及び構成 | |
JPH05274054A (ja) | 省電力装置 | |
JPH1153049A (ja) | コンピュータシステム | |
KR101285665B1 (ko) | 수면 모드를 지원하는 멀티 코어 시스템 온 칩 | |
US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
EP0473278B1 (en) | Logic apparatus for use with a computing device | |
US20040240307A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
JP4649926B2 (ja) | データ処理装置 | |
JPH02120919A (ja) | パーソナルコンピュータのスリープモード回路 | |
JPH0619571A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Effective date: 20060310 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060829 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060901 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110908 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110908 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140908 Year of fee payment: 8 |