TWI417731B - 匯流排處理裝置及方法 - Google Patents
匯流排處理裝置及方法 Download PDFInfo
- Publication number
- TWI417731B TWI417731B TW098134018A TW98134018A TWI417731B TW I417731 B TWI417731 B TW I417731B TW 098134018 A TW098134018 A TW 098134018A TW 98134018 A TW98134018 A TW 98134018A TW I417731 B TWI417731 B TW I417731B
- Authority
- TW
- Taiwan
- Prior art keywords
- bus
- data transmission
- signal
- bus bar
- processor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
本揭示內容是有關於一種通信技術,且特別是有關於一種通信裝置之喚醒程序。
目前許多電腦化系統(例如:可攜式電腦)均是採用電池供電的方式來進行操作,且為了延長其使用時效,各界無不紛紛推出各種減少其電源耗損的方法。在眾多方法中,其中之一便是在電路單元不使用的當下將其關閉,且被關閉的電路單元一般會停止(disable)其時序信號(clock signal),然後等待指示其覺醒的信號(亦即電路單元進入主動模式)。
名為「Computer System and Power Saving Method Thereof」的美國專利公開號2008/0178026,於此處提供了先前技術的參考,其主要是揭露一種系統,其中當晶片組和處理器在省電模式時,連接於晶片組和處理器的匯流排會停止動作,而當晶片組需要傳送資料至處理器時,則啟動匯流排並傳送資料,而後再回到休眠模式。
名為「Method and Device to Wake-up Nodes in a Serial Databus」的歐洲專利號1594253,於此處提供了先前技術的參考,其主要是揭露另一種系統,且此系統具有能夠根據來自主單元(master unit)的傳輸而覺醒的節點。
上述喚醒過程可能需要一段時間,而本領域技術人員通常將其稱作「喚醒時間(wake up latency)」。在某些情況下,傳送資料的來源並不曉得接收資料的接收單元係在休眠狀態,且接收單元係設定為在其判別信號於匯流排上傳輸時才立即覺醒。倘若喚醒時間不夠短的話,則接收單元僅會在資料來源所傳送的部分資料傳送後才覺醒,導致部分傳輸的資料遺失。在一些情況下,某些資料來源可用以接收再傳輸的要求指令,以進行再傳輸的動作,但其它資料來源則無法作此應用。因此,當接收單元覺醒得不夠快時,無法接收再傳輸指令的資料來源其所傳送的資料便會永久遺失。
名為「Method and Apparatus for Controlling Power Management State Transitions」的美國專利號7,363,523,於此處提供了先前技術的參考,其所揭露的技術是採用一種具有數個低電源狀態的處理器,且其包含了數個以不同程度關閉的處理器單元。當匯流排信號被接收時,處理器並不切換至完全操作的狀態,而是切換至足以負荷匯流排存取動作的中等程度操作狀態,且轉換至中等程度操作狀態的動作係在35微秒(microseconds)內完成。
名為「Apparatus and Method for Initiating a Sleep State in a System on a Chip Device」的美國專利號7,039,819,於此處亦提供了先前技術的參考,其主要是揭露一種具有喚醒時間約1微秒的狀態。
然而,某些處理器並無法在夠短的喚醒時間內覺醒,進而擷取到匯流排上所傳送的初始資料。
名為「Method and System for Communication Between a Secondary Processor and an Auxiliary Display Subsystem of a Notebook」的美國專利公開號2007/0239920,於此處亦提供了先前技術的參考,其主要是在可攜式電腦中設有一個低電源的輔助顯示器,其可作輔助的應用,而不需將電腦中的主要處理器和主要顯示器喚醒。然而,此種作法仍需要供給輔助顯示器相當程度的電源量,且其亦需要對輔助顯示器設有休眠狀態,如此才能進一步地減少電源損耗。
名為「Hardware Interlock Mechanism Using a Watchdog Timer」的美國專利號6,892,332,於此處亦提供了先前技術的參考,其主要是揭露一種進行週期性覺醒動作且不受外部信號影響的系統,然而此種系統易受不必要的覺醒動作影響,且對外部要求指令也會有延遲反應的現象。
本發明實施例之一技術樣態係關於一種匯流排監控單元,其用以識別匯流排上之資料傳輸,並用以根據匯流排上資料傳輸之識別動作延遲匯流排,以停止匯流排上之資料傳輸,直到由匯流排監控單元所操控的裝置準備接收資料傳輸為止。
在一些實施例中,除了延遲匯流排之外,匯流排監控單元會根據匯流排上之資料傳輸,開始進行對上述受操控之裝置之覺醒動作。
當受操控之裝置覺醒時,匯流排會由延遲轉為釋放。在本發明一些實施例中,匯流排監控單元會在釋放匯流排前通知受操控之裝置其係在資料傳輸期間受到延遲,使得受操控之裝置本身進行調整,以持續接收當匯流排延遲而中途停止之資料傳輸。
匯流排監控單元可單獨或進一步地在匯流排延遲前,提供仿效信號給受操控之裝置,且上述仿效信號係仿效受操控之裝置在休眠狀態下所遺失之資料傳輸的初始部分。
因此,本發明實施例主要係提供一種處理器,其包含一處理單元、一通信埠以及一匯流排監控單元。處理單元具有一主動狀態以及一休眠狀態,其中處理單元之子區域其中至少一者係呈閒置狀態。通信埠係用以接收自外部單元經由一匯流排所傳送而來之信號,其中通信埠在休眠狀態下係設定為不完全運作狀態。匯流排監控單元係用以在處理單元處於休眠狀態時,根據針對通信埠之匯流排上資料傳輸的識別動作而延遲匯流排,並用以在通信埠處於休眠狀態時指示通信埠資料傳輸動作已開始進行。
此外,匯流排監控單元可用以根據針對通信埠之匯流排上資料傳輸之識別動作而提供一喚醒信號予處理單元。再者,匯流排監控單元可用以提供喚醒信號並大致上同時延遲匯流排。在另一實施例中,匯流排監控單元係用以在延遲匯流排前提供喚醒信號。另外,匯流排監控單元可包含一非同步單元,且此非同步單元係在不需使用時序信號之情況下識別匯流排上之資料傳輸。此外,匯流排監控單元可包含一同步單元,且此同步單元係利用一時序信號識別匯流排上之資料傳輸。或者,匯流排監控單元可用以在釋放匯流排前提供自一外部單元傳來之資料的初始部分的仿效資料予通信埠。
本發明內容之另一技術樣態係關於一種處理資料傳輸之方法,其包含:當準備接收一資料傳輸之一通信埠處於一休眠狀態時,對經由一匯流排傳送之資料傳輸進行識別;將通信埠切換至一操作狀態;以及直到通信埠係處於操作狀態下才根據資料傳輸之接收情況延遲匯流排。此外,上述方法更可包含:當通信埠處於操作狀態時,通知通信埠在通信埠先前處於休眠狀態時已有一資料傳輸開始進行;以及/或在通信埠切換至操作狀態之後且在結束匯流排之延遲動作之前,局部提供經識別後之資料傳輸其初始部分之一仿效資料予通信埠。
第1圖係依照本發明實施例繪示一種嵌入式控制器(embedded controller,EC)100經由匯流排110與外部單元150連接的示意圖。嵌入式控制器100可用於筆記型電腦中,藉以對一個或多個周邊裝置(如:鍵盤、滑鼠、螢幕、電源供應器及/或電池)(未繪示)進行控制。嵌入式控制器100包括處理單元核心102以及時序信號產生器104,其中處理單元核心102管理嵌入式控制器100的操作,時序信號產生器104則提供時序信號給嵌入式控制器100中不同的子區域(圖中未繪示所有子區域)。此外,嵌入式控制器100更包括通信埠106,其經由匯流排110與一個或多個外部單元150進行通信。前述之通信埠106例如可為系統管理匯流排(System Management Bus,SM Bus)通信埠。
為了減少電源損耗,嵌入式控制器100係設定成具有一休眠模式,其中時序信號產生器104在休眠模式下係呈關閉的狀態。信號識別器108係用以在嵌入式控制器100處於休眠狀態時,對匯流排110上傳送的信號進行監控。在完全運作的情況下,通信埠106選擇性地偵測本身的資料傳輸,而此時信號識別器108並未在使用狀態。當匯流排110上的資料傳輸經識別之後,信號識別器108選擇性地傳送喚醒信號126至時序信號產生器104,且同時延遲匯流排110上的資料傳輸,直到通信埠106已經準備好接收資料傳輸才停止。具體情形如下所述。
第2圖係依照本發明實施例繪示一種嵌入式控制器100的狀態和操作過程。當嵌入式控制器100不在主動狀態時,嵌入式控制器100會進入休眠狀態(步驟200)而耗損非常少的電源,或甚至不耗損電源。當匯流排110上的資料傳輸經識別之後(步驟202),信號識別器108會延遲匯流排110(步驟206),並選擇性地同時或之後立刻傳送喚醒信號至時序信號產生器104(步驟204)。然後,嵌入式控制器100會根據喚醒信號進行喚醒程序(步驟208)。在喚醒程序之後,信號識別器108會釋放匯流排110(步驟212),並允許嵌入式控制器100處理接踵而來的資料傳輸,且此時嵌入式控制器100會進入工作狀態(步驟210)。當嵌入式控制器100在工作狀態下,其為了減少電源損耗而決定關閉(步驟214)回到休眠狀態時,嵌入式控制器100會進行準備休眠的程序(步驟216),然後回到休眠狀態(步驟200)。
對於匯流排110上資料傳輸的識別過程(步驟202)而言,在本發明的一些實施例中,匯流排110係由一協定(protocol)來控制,而此協定在資料傳送之前會先請求傳送一預定啟始信號,且識別過程(步驟202)中包含了對至少一部份的啟始信號進行辨識。在本發明的一些實施例中,上述識別過程係根據在匯流排之部分傳輸線上所傳輸的信號來進行。舉例來說,識別過程可根據單一傳輸線(如:僅由匯流排中的資料信號線或僅由匯流排中的時序信號線)上所傳輸的信號來進行。在上述識別過程中,預定供識別的部分其程度可取決於希望整體系統可獲得較準確的識別結果,或是希望整體系統中識別過程所需的資源可減至最少,這兩種相對的情況來作權衡,藉以設計出實際上所需識別的部分及其程度。
另外,信號識別器108可為一非同步單元,其不需時序信號即可運作,藉以將其電源損耗減至最小。此外,信號識別器108亦可為一同步單元,其根據一低頻率的時序信號來運作,使得信號的識別過程可依據時序信號的工作週期來進行,並因此而使識別過程大致上具有較為準確的結果。可以瞭解的是,當匯流排上的資料傳輸預期會有較多雜訊時,因為在雜訊存在的情況下使用同步單元可提供較為可靠的偵測判別結果,所以在上述識別過程中使用同步單元較為有用。另外,低頻率時序信號的頻率可高於匯流排上資料傳輸頻率的二倍,使得每一個時段312(繪示於第3圖)均內含至少兩個低頻率的時序週期,而可正確地判別匯流排上的信號。再者,低頻率時序信號的頻率亦可低於匯流排上資料傳輸頻率的二倍,雖然如此作法可能導致匯流排上信號的判定不完整,但以此方法仍可進一步減少電源損耗。
第3圖係依照本發明實施例繪示一種匯流排110上信號傳輸的示意圖。在第3圖的實施例中,匯流排110包括兩條傳輸線,分別為資料信號線和時序信號線,其中資料信號線承載資料信號302,而時序信號線承載時序信號304。當匯流排110不在使用狀態時,上述兩條傳輸線維持在高電壓位準(如時段306所示)。在每一次傳輸開始時,啟始信號320會先進行傳送的動作,以表示一個新資料傳輸的開始。在產生啟始信號320的過程中,傳輸器首先會將資料信號302切換至低電壓位準達一預定長度的預定期間308,之後再將時序信號304切換至低電壓位準達另一預定期間310。一旦啟始信號320的傳輸完成之後,資料位元會依照一連串的時段312來進行傳送,且在每一個時段312中,時序信號304的位準會被拉升一段時間而後再拉降,藉以表示時段312的形成,其中每一個時段312中的資料信號302可具有低電壓位準(以位元0表示)或是高電壓位準(以位元1表示)等不同的位準型態。
在第3圖的實施例中,倘若資料信號302在時序信號304為高位準時轉換為低電壓位準(如:轉換動作316),接續著發生時序信號304再轉換至低電壓位準之動作(資料信號302為低位準時)(如:轉換動作318),則信號識別器108會選擇性地將資料傳輸認為是已經過識別。在另一實施例中,當時序信號304轉為低位準且資料信號302亦為低位準時,信號識別器108才將資料傳輸認為是已經過識別。在又一實施例中,當時序信號304或資料信號302轉換至低位準時,信號識別器108才將資料傳輸認為是已經過識別,且此種替代方案使得信號識別器108更為簡易,但可能在相當程度的雜訊位準下,使得資料傳輸的識別動作其錯誤率變得較高。
在信號識別器108為一同步單元的實施例中,識別過程可依據時序信號304及/或資料信號302在某特定狀態下的期間來運作。舉例來說,可能需要在資料信號302由高電壓位準至低電壓位準的轉換之後,經過至少一預定期間308或約等於此預定期間308,且直到時序信號304轉換至低電壓位準時,資料傳輸的識別動作才會進行。
對於延遲匯流排110(步驟206)的動作而言,此延遲動作係藉由將時序信號線維持在低電壓位準而選擇性地來進行。
在本發明一些實施例中,延遲動作(步驟206)以及喚醒信號的傳送動作(步驟204)係同時進行。在其它實施例中,於喚醒信號傳送(步驟204)之後,匯流排110才進行延遲動作,使外部單元150得以等到某一預定所需的時間點時才進行資料傳輸動作,而不會造成嵌入式控制器100的覺醒初始時刻有延遲的情況。舉例而言,參照第3圖,喚醒信號可於時間點322到達時進行傳送,而此時僅在時間點314到達時,或甚至僅在一預定數量的時段312經過之後,匯流排110才會進行延遲。在一實施例中,僅在表示接收端位址之信息中一第一位元序列被接收之後,延遲動作才會進行,且在此實施例中,信號識別器108接收第一位元序列,並在嵌入式控制器100覺醒的狀態下,將其內容傳送至通信埠106。
此外,喚醒信號的傳送動作(步驟204)以及延遲動作(步驟206)亦可由信號識別器108來執行,或者藉由不同的單元來執行喚醒動作及延遲動作。舉例而言,可藉由經調整後與嵌入式控制器100共同運作的監控電路(watchdog circuit)來執行上述喚醒動作,而此監控電路可如美國專利號6,892,332中所述的監控電路。在此情況下,信號識別器108係用以延遲匯流排110,直到嵌入式控制器100覺醒之後才停止。再者,當識別匯流排110上的資料傳輸時,信號識別器108可延遲匯流排110,並設定一旗標(flag)供監控電路操作,使得下次監控電路運作的時候,會確認旗標是否已經設定,倘若旗標已經設定的話,監控電路會喚醒嵌入式控制器100。此外,監控電路亦可操作於一相當頻率下,使得喚醒動作會在外部單元150的傳輸器暫停工作之前發生。
對於釋放匯流排110的動作(步驟212)而言,在本發明一些實施例中,當嵌入式控制器100完成其喚醒過程時,嵌入式控制器100會通知信號識別器108。當信號識別器108收到通知後,信號識別器108會釋放(亦即停止延遲)匯流排110。在另一實施例中,於匯流排110進行延遲動作之後,信號識別器108會監控嵌入式控制器100的情況,以決定其何時會覺醒。在又一實施例中,於傳送喚醒信號後,信號識別器108會等待覺醒動作所需的一段預定期間,然後釋放匯流排110,而不需驗證嵌入式控制器100是否覺醒。
在本發明一些實施例中,於匯流排110自延遲狀態轉為釋放狀態之後,外部單元150會於一開始便再傳送整體被延遲的信息,其包括預定的啟始信號。在此類的實施例中,一旦匯流排110自延遲狀態轉為釋放狀態,則通信埠106會接收在嵌入式控制器100處於覺醒狀態時所接收的信息,而不需受限於因匯流排110延遲而加的特別規定。
在其它實施例中,當匯流排110被釋放後,外部單元150會從由於延遲而停止之處開始持續傳送資料。舉例來說,若是匯流排110在時間點314(繪示於第3圖)延遲的話,外部單元150會從時間點314開始回復資料傳輸。由於通信埠106在匯流排110延遲之後才切換至操作狀態,因此在匯流排110延遲前,傳送的信息並不會由通信埠106所接收。是故,當信號識別器108在資料傳輸期間延遲匯流排110時,信號識別器108會選擇性地設定旗標於一暫存器120中,當通信埠106覺醒時,其會確認暫存器120的狀態,以決定資料傳輸是否已在進行當中。若是暫存器120的狀態顯示資料傳輸是在進行當中的話,則通信埠106會進行內部調整,使其如同剛接收到匯流排110延遲前所傳送之信息其中的預定啟始部分一樣。
在另一實施例中,為了避免本發明在實作時需要對通信埠106作設定,信號識別器108係提供仿效信號給通信埠106,且上述仿效信號係仿效因通信埠106在休眠狀態下所遺失之啟始信號。再者,一旦判別出嵌入式控制器100係在覺醒狀態,信號識別器108可於釋放匯流排110之前設定一開關122,以斷開通信埠106和匯流排110,而將通信埠106連接至信號識別器108。信號識別器108之後再以內部傳送方式,將因通信埠106休眠而遺失之部分啟始信號,傳送至通信埠106。在提供遺失之部分啟始信號後,信號識別器108便釋放匯流排110,並且設定開關122,藉以將通信埠106再連接至匯流排110。
在本發明一些實施例中,信號識別器108包括一同步部分以及一非同步部分,其中非同步部分係於嵌入式控制器100在休眠狀態下,對匯流排110上的資料傳輸進行識別,而同步部分則是產生啟始信號的遺失部分。
此外,通信埠106其喚醒動作所需的時間以及上述延遲動作期間,兩者可較外部單元150的暫停期間為短。在本發明一些實施例中,於喚醒動作進行時,信號識別器108係決定外部單元150是否暫停工作,並藉此決定是否告知通信埠106有關信息的預定啟始部分已經在通信埠106休眠時進行接收。若是外部單元150已經暫停工作的話,則不提供此類的通知。
儘管上述實施例係有關系統管理匯流排(SM Bus)的技術,本發明亦可應用於其它可由接收器進行延遲的匯流排。舉例來說,在上述實施例中,匯流排係於承載高電壓位準之信號時處於閒置狀態,而在其它實施例中,匯流排則是於承載低電壓位準之信號時處於閒置狀態。此外,儘管上述實施例係有關筆記型電腦的控制器,本發明亦可應用於其它具有合適匯流排的裝置。
信號識別器108可一直處於操作狀態,或者在作系統設定時由使用者以硬體及/或軟體的方式來停止其操作。此外,使用者可另外或進一步在嵌入式控制器100於操作狀態下,停止信號識別器108的操作。在本發明一些實施例中,信號識別器108係自動地在操作狀態和非操作狀態間切換,而不需使用者的操作。此外,在此類的實施例中,信號識別器108係於準備休眠過程(步驟216)中覺醒,且當嵌入式控制器100切換至操作狀態時,信號識別器108會停止工作。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何本領域具通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...嵌入式控制器
102...處理單元核心
104...時序信號產生器
106...通信埠
108...信號識別器
110...匯流排
120...暫存器
122...開關
126...喚醒信號
150...外部單元
200~216...步驟
302...資料信號
304...時序信號
306、312...時段
308、310...預定期間
314、322...時間點
316、318...轉換動作
320...啟始信號
第1圖係依照本發明實施例繪示一種嵌入式控制器(embedded controller,EC)經由匯流排與外部單元連接的示意圖。
第2圖係依照本發明實施例繪示一種嵌入式控制器的狀態和操作過程。
第3圖係依照本發明實施例繪示一種匯流排上信號傳輸的示意圖。
200~216...步驟
Claims (30)
- 一種處理器,包含:一處理單元,具有一主動狀態以及一休眠狀態,其中該處理單元之子區域其中至少一者係呈閒置狀態;一通信埠,用以接收自一外部單元經由一匯流排所傳送而來之信號,其中該通信埠在該休眠狀態下係設定為不完全運作狀態;以及一匯流排監控單元,用以在該處理單元處於該休眠狀態時根據針對該通信埠之該匯流排上資料傳輸之識別動作而延遲該匯流排,並用以在該通信埠處於該休眠狀態時指示該通信埠資料傳輸動作已開始進行。
- 如請求項1所述之處理器,其中該匯流排監控單元係用以根據針對該通信埠之該匯流排上資料傳輸之識別動作而提供一喚醒信號予該處理單元。
- 如請求項1所述之處理器,其中該匯流排監控單元係用以提供一喚醒信號並大致上同時延遲該匯流排。
- 如請求項1所述之處理器,其中該匯流排監控單元係用以在延遲一匯流排前提供該喚醒信號。
- 如請求項1所述之處理器,其中該匯流排監控單元包含一非同步單元,該非同步單元係用以在不需使用時序信號之情況下識別該匯流排上之資料傳輸。
- 如請求項1所述之處理器,其中該匯流排監控單元包含一同步單元,該同步單元係利用一時序信號識別該匯流排上之資料傳輸。
- 如請求項1所述之處理器,其中該匯流排監控單元係用以在釋放該匯流排前提供自該外部單元傳來之資料的初始部分的仿效資料予該通信埠。
- 如請求項1所述之處理器,其中該匯流排監控單元用以在該匯流排上已識別之資料傳輸進行一預定時段時,延遲該匯流排。
- 如請求項1所述之處理器,其中該匯流排監控單元藉由維持該匯流排之一信號線於一特定電壓位準來延遲該匯流排。
- 如請求項8所述之處理器,其中該匯流排監控單元藉由維持該匯流排之一時序信號線於一特定電壓位準來延遲該匯流排。
- 如請求項1所述之處理器,其中該外部單元經由該匯流排傳送信號至該通信埠,且該外部單元不受該處理單元的該休眠狀態的影響。
- 一種處理資料傳輸之方法,包含:當準備接收一資料傳輸之一通信埠處於一休眠狀態時,對經由一 匯流排傳送之該資料傳輸進行識別;將該通信埠切換至一操作狀態;以及根據該資料傳輸之接收情況延遲該匯流排,直到該通信埠係處於該操作狀態。
- 如請求項12所述之方法,更包含:當該通信埠處於該操作狀態時,通知該通信埠在該通信埠先前處於該休眠狀態時已有一資料傳輸開始進行。
- 如請求項12所述之方法,更包含:在該通信埠切換至該操作狀態之後且在釋放該匯流排之延遲動作之前,局部提供經識別後之該資料傳輸其初始部分之一仿效資料予該通信埠。
- 如請求項12所述之方法,其中延遲該匯流排之步驟更包含維持該匯流排之一信號線於一特定電壓位準。
- 如請求項15所述之方法,其中延遲該匯流排之步驟更包含維持該匯流排之一時序信號線於一特定電壓位準。
- 如請求項12所述之方法,其中對經由該匯流排傳送之該資料傳輸進行識別之步驟係經由一匯流排監控單元進行,該資料傳輸係由不受該休眠狀態的影響之一外部單元而來。
- 一種嵌入式控制器,具有一主動狀態以及一休眠狀態,該嵌入式控制器透過一匯流排進行通信,其中該嵌入式控制器包含:(a)一處理器,具有該主動狀態以及該休眠狀態,其中該處理器之至少一部份於該休眠狀態係呈閒置狀態;(b)一通信埠,連接於該處理器及該匯流排,用以交替運作於該主動狀態以及該休眠狀態中;以及(c)一信號識別器,連接於該匯流排,用以持續監控該匯流排上的資料傳輸,其中該信號識別器用以於該通信埠位於該休眠狀態時,識別該匯流排上的資料傳輸,以針對該通信埠之該匯流排上資料傳輸之識別動作而延遲該匯流排,並喚醒該處理器及該通信埠至該主動狀態以至少接收該匯流排上的資料傳輸。
- 如請求項18所述之嵌入式控制器,其中該信號識別器係用以於該處理器進入該主動狀態後,提供一喚醒信號予該通信埠。
- 如請求項19所述之嵌入式控制器,其中該信號識別器用以提供該喚醒信號至該處理器並大致上同時延遲連接於該通信埠的該匯流排上的資料傳輸。
- 如請求項20所述之嵌入式控制器,其中該信號識別器包含一非同步單元,該非同步單元係用以在不需使用時序信號之情況下識別該匯流排上之資料傳輸。
- 如請求項20所述之嵌入式控制器,其中該信號識別器包含一非同步單元,該非同步單元係用以在使用時序信號之情況下識別該匯流排上之資料傳輸。
- 如請求項20所述之嵌入式控制器,其中該信號識別器在釋放該匯流排前提供自一外部單元傳來之資料的初始部分的仿效資料予該通信埠。
- 如請求項20所述之嵌入式控制器,其中該信號識別器用以在該匯流排上已識別之資料傳輸進行一預定時段時,延遲該匯流排。
- 如請求項20所述之嵌入式控制器,其中該信號識別器藉由將該匯流排之一時序信號線維持在一特定電壓位準以延遲該匯流排,避免該匯流排對該通信埠進行資料傳輸。
- 如請求項18所述之嵌入式控制器,其中對該匯流排進行資料傳輸之一外部單元不受該嵌入式控制器的主動狀態及休眠狀態的影響。
- 一種處理資料傳輸之方法,應用於一嵌入式控制器,其中嵌入式控制器包含一處理器,以處理連接於該嵌入式控制器之一通信埠的一匯流排的資料傳輸,該方法包含: (a)使該處理器及該通信埠進行一休眠狀態;(b)當準備接收資料傳輸之該通信埠處於一休眠狀態時,使仍位於一主動狀態之一信號識別器對經由該匯流排傳送之該資料傳輸進行識別;(c)對應資料傳輸,使該信號識別器針對該通信埠之該匯流排上資料傳輸之識別動作而延遲該匯流排;(d)對應資料傳輸,使該信號識別器喚醒該處理器至該主動狀態;(e)對應喚醒該處理器至該主動狀態,使該信號識別器喚醒該通信埠至該主動狀態;以及(f)使該信號識別器允許該匯流排至該通信埠的資料傳輸。
- 如請求項27所述之方法,更包含:(g)當該通信埠處於該主動狀態時,通知該通信埠在該通信埠先前處於該休眠狀態時已有資料傳輸開始進行。
- 如請求項28所述之方法,更包含:(h)在該通信埠切換至該主動狀態之後,局部提供經識別後之資料傳輸其初始部分之一仿效資料予該通信埠。
- 如請求項29所述之方法,其中經識別後之資料傳輸其初始部分之該仿效資料,是在釋放該匯流排之延遲動作之前提供。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/315,769 US20100146169A1 (en) | 2008-12-05 | 2008-12-05 | Bus-handling |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201022947A TW201022947A (en) | 2010-06-16 |
TWI417731B true TWI417731B (zh) | 2013-12-01 |
Family
ID=42232336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098134018A TWI417731B (zh) | 2008-12-05 | 2009-10-07 | 匯流排處理裝置及方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20100146169A1 (zh) |
TW (1) | TWI417731B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120151234A1 (en) * | 2010-12-08 | 2012-06-14 | Qualcomm Incorporated | Method and apparatus for message handling during power saving modes |
JP5701399B2 (ja) * | 2010-12-21 | 2015-04-15 | インテル・コーポレーション | 電力管理のためのシステム及び方法 |
TWI569133B (zh) * | 2011-12-14 | 2017-02-01 | Automotive Res And Testing Center | Electric vehicle operation data collection system |
KR101431717B1 (ko) * | 2012-02-06 | 2014-08-26 | 주식회사 엘지화학 | 신규한 구조의 버스 바 |
JP5711688B2 (ja) * | 2012-03-26 | 2015-05-07 | 株式会社東芝 | 通信装置及びプログラム |
US9747239B2 (en) * | 2014-08-25 | 2017-08-29 | Apple Inc. | Transaction filter for on-chip communications network |
US9625980B2 (en) * | 2014-12-16 | 2017-04-18 | Nxp Usa, Inc. | Low power configuration for USB (Universal Serial Bus) devices |
KR102618563B1 (ko) | 2016-07-01 | 2023-12-27 | 삼성전자주식회사 | 집적 회로 장치와 이를 포함하는 전자 장치 |
EP3491530B1 (en) * | 2016-07-27 | 2023-07-26 | Hubbell Incorporated | Systems, apparatuses and methods for dual line inbound detection on a data communication bus |
US10963036B2 (en) * | 2018-04-16 | 2021-03-30 | Nxp Usa, Inc. | Idle loop detection and control for processors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5649212A (en) * | 1993-07-26 | 1997-07-15 | International Business Machines Corporation | Information processing system having a floppy disk drive with disk protection during a resume mode |
US5713029A (en) * | 1995-09-29 | 1998-01-27 | International Business Machines Corporation | Information handling system including doze mode control |
TW200528970A (en) * | 2003-12-23 | 2005-09-01 | Microchip Tech Inc | Wake-up reset circuit |
TW200614075A (en) * | 2004-06-30 | 2006-05-01 | Intel Corp | Method for operating instruction, processor, multiple-processor system, and machine-readable medium |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
US4835737A (en) * | 1986-07-21 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for controlled removal and insertion of circuit modules |
US5317697A (en) * | 1991-07-31 | 1994-05-31 | Synernetics Inc. | Method and apparatus for live insertion and removal of electronic sub-assemblies |
US5586332A (en) * | 1993-03-24 | 1996-12-17 | Intel Corporation | Power management for low power processors through the use of auto clock-throttling |
US5638083A (en) * | 1993-07-07 | 1997-06-10 | Chips And Technologies, Inc. | System for allowing synchronous sleep mode operation within a computer |
US5600839A (en) * | 1993-10-01 | 1997-02-04 | Advanced Micro Devices, Inc. | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
US5586270A (en) * | 1993-09-30 | 1996-12-17 | Intel Corporation | Method and apparatus for upgrading a central processing unit and existing memory structure in a computer system |
JP2986048B2 (ja) * | 1994-04-26 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・システムに装着可能な拡張デバイス、拡張デバイスの制御方法及び拡張デバイスを有するコンピュータ・システムの制御方法 |
US5798667A (en) * | 1994-05-16 | 1998-08-25 | At&T Global Information Solutions Company | Method and apparatus for regulation of power dissipation |
US5481733A (en) * | 1994-06-15 | 1996-01-02 | Panasonic Technologies, Inc. | Method for managing the power distributed to a disk drive in a laptop computer |
US5793993A (en) * | 1995-01-26 | 1998-08-11 | General Magic, Inc. | Method for transmitting bus commands and data over two wires of a serial bus |
US6418324B1 (en) * | 1995-06-01 | 2002-07-09 | Padcom, Incorporated | Apparatus and method for transparent wireless communication between a remote device and host system |
US5996083A (en) * | 1995-08-11 | 1999-11-30 | Hewlett-Packard Company | Microprocessor having software controllable power consumption |
US5954819A (en) * | 1996-05-17 | 1999-09-21 | National Semiconductor Corporation | Power conservation method and apparatus activated by detecting programmable signals indicative of system inactivity and excluding prefetched signals |
US6122749A (en) * | 1996-10-23 | 2000-09-19 | Advanced Micro Devices, Inc. | Audio peripheral device having controller for power management |
US5903601A (en) * | 1996-12-17 | 1999-05-11 | Texas Instruments Incorporated | Power reduction for UART applications in standby mode |
JP3524337B2 (ja) * | 1997-07-25 | 2004-05-10 | キヤノン株式会社 | バス管理装置及びそれを有する複合機器の制御装置 |
US6138190A (en) * | 1997-09-16 | 2000-10-24 | Cirrus Logic, Inc. | Analog front end and digital signal processing device and method |
US6021506A (en) * | 1998-07-31 | 2000-02-01 | Intel Corporation | Method and apparatus for stopping a bus clock while there are no activities on a bus |
US6496938B1 (en) * | 2000-02-11 | 2002-12-17 | Compaq Information Technologies Group Lp | Enhanced PCI clock control architecture |
US7069359B1 (en) * | 2000-04-03 | 2006-06-27 | Intel Corporation | Circuit and technique to stall the communication of data over a double pumped bus |
US6467042B1 (en) * | 2000-12-27 | 2002-10-15 | Cypress Semiconductor Corporation | Method and/or apparatus for lowering power consumption in a peripheral device |
GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
US6892332B1 (en) * | 2001-11-01 | 2005-05-10 | Advanced Micro Devices, Inc. | Hardware interlock mechanism using a watchdog timer |
FI116702B (fi) * | 2001-12-20 | 2006-01-31 | Nokia Corp | Dynaaminen tehonsäätö integroiduissa piireissä |
GB2386794A (en) * | 2002-03-22 | 2003-09-24 | Zarlink Semiconductor Ltd | Power saving in a peripheral device |
US7039819B1 (en) * | 2003-04-30 | 2006-05-02 | Advanced Micro Devices, Inc. | Apparatus and method for initiating a sleep state in a system on a chip device |
EP1545051A1 (en) * | 2003-12-15 | 2005-06-22 | Alcatel | Method for waking up a sleeping device, a related network element and a related waking device |
US7456525B2 (en) * | 2004-07-09 | 2008-11-25 | Honeywell International Inc. | Multi-output power supply device for power sequencing |
US7363523B2 (en) * | 2004-08-31 | 2008-04-22 | Intel Corporation | Method and apparatus for controlling power management state transitions |
KR101114984B1 (ko) * | 2005-03-14 | 2012-03-06 | 삼성전자주식회사 | 가변적인 웨이크업 레이턴시를 가진 프로세싱 장치에서전원 관리 방법 및 장치 |
CN101034305A (zh) * | 2006-03-10 | 2007-09-12 | 鸿富锦精密工业(深圳)有限公司 | 电脑自动休眠/唤醒电路 |
US8775704B2 (en) * | 2006-04-05 | 2014-07-08 | Nvidia Corporation | Method and system for communication between a secondary processor and an auxiliary display subsystem of a notebook |
FR2904129B1 (fr) * | 2006-07-21 | 2008-09-26 | Thales Sa | Coeur processeur a frequence pilotee et procede de demarrage dudit coeur processeur dans un mode programme |
US7734942B2 (en) * | 2006-12-28 | 2010-06-08 | Intel Corporation | Enabling idle states for a component associated with an interconnect |
US7730337B2 (en) * | 2007-01-24 | 2010-06-01 | Via Technologies, Inc. | Method and apparatus for asserting a hardware pin to disable a data bus connecting a processor and a chipset during power saving state |
US7774631B1 (en) * | 2007-06-30 | 2010-08-10 | Emc Corporation | Method and system for minimizing power consumption in a multiprocessor data storage system |
US8775839B2 (en) * | 2008-02-08 | 2014-07-08 | Texas Instruments Incorporated | Global hardware supervised power transition management circuits, processes and systems |
US20090315597A1 (en) * | 2008-06-24 | 2009-12-24 | Subba Reddy Kallam | Clock Selection for a Communications Processor having a Sleep Mode |
-
2008
- 2008-12-05 US US12/315,769 patent/US20100146169A1/en not_active Abandoned
-
2009
- 2009-10-07 TW TW098134018A patent/TWI417731B/zh active
-
2011
- 2011-12-13 US US13/324,004 patent/US8307233B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5649212A (en) * | 1993-07-26 | 1997-07-15 | International Business Machines Corporation | Information processing system having a floppy disk drive with disk protection during a resume mode |
US5713029A (en) * | 1995-09-29 | 1998-01-27 | International Business Machines Corporation | Information handling system including doze mode control |
TW200528970A (en) * | 2003-12-23 | 2005-09-01 | Microchip Tech Inc | Wake-up reset circuit |
TW200614075A (en) * | 2004-06-30 | 2006-05-01 | Intel Corp | Method for operating instruction, processor, multiple-processor system, and machine-readable medium |
Also Published As
Publication number | Publication date |
---|---|
TW201022947A (en) | 2010-06-16 |
US8307233B2 (en) | 2012-11-06 |
US20100146169A1 (en) | 2010-06-10 |
US20120166826A1 (en) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI417731B (zh) | 匯流排處理裝置及方法 | |
US11016548B2 (en) | Single chip system and reset method for single chip system | |
WO2014029248A1 (zh) | 实现动态休眠和唤醒的网卡设备、路由设备、系统及方法 | |
JP2000232452A (ja) | バスコントローラ回路およびバス稼働方法 | |
JPH10228340A (ja) | 電子装置 | |
TW201029496A (en) | Power management method for a wireless communication device and wireless communication device | |
JP2003515221A5 (ja) | データ処理システムおよび電力節約方法 | |
WO2012106973A1 (zh) | 基于通用异步接收/发送装置的睡眠唤醒方法及装置 | |
EP1472609B1 (en) | Low-power bus interface | |
US10394309B2 (en) | Power gated communication controller | |
JP5166927B2 (ja) | 処理装置 | |
US9448617B2 (en) | Systems and methods for messaging-based fine granularity system-on-a-chip power gating | |
CN104916102B (zh) | 智能燃气表的无线通信及控制方法 | |
TW201325136A (zh) | 具有特殊遮罩遠端喚醒功能之通用序列匯流排裝置 | |
CN114035477A (zh) | 一种设备唤醒方法、装置及系统 | |
US9672048B2 (en) | Electronic device and method for waking up operating system thereof | |
WO2012126396A1 (zh) | 业务单板的节能方法、主控板、业务单板及接入设备 | |
WO2013159464A1 (zh) | 一种多核处理器时钟控制装置及控制方法 | |
US20060195638A1 (en) | Peripheral device | |
CN108829547B (zh) | 一种海洋平台的计算机控制器及其实现方法 | |
CN105528241B (zh) | 电子装置及其操作系统唤醒方法 | |
CN110865959A (zh) | 一种用于唤醒i2c设备的方法及电路 | |
CN104536840B (zh) | 一种看门狗计时器及其控制方法 | |
JP4219601B2 (ja) | 情報処理装置 | |
JP6606619B2 (ja) | Onu状態遷移方法及びonu、コンピュータ記憶媒体 |