JPH0452915A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ その動作中に演算部を一時停止状態に設定する必要のあ
る情報処理装置に関し、 従来よりも簡単な回路構成、かつ、簡単な制御で演算部
の停止状態を実現できるようにすることを目的とし、 演算を行う演算部と、該演算部とアクセス対象とのイン
タフェースを図るインタフェース部と、前記演算部に供
給すべきクロック及び前記演算部以外の回路部に供給す
べきクロックを別々に発生するクロック発生部と、演算
部停止要求を監視し、該演算部停止要求が発生したとき
は、前記クロック発生部に対して前記演算部に供給すべ
きクロックの発生停止を指示する演算部停止判定部とを
設けて構成する。

［産業上の利用分野］ 本発明は、情報処理装置、より詳しくは、その動作中に
演算部を一時停止状態に設定する必要のある情報処理装
置に関する。

例えば、チップ本体にＲＯＭ、ＲＡＭ等のメモリや、Ａ
／Ｄコンバータ、タイマー等、従来では外部周辺装置と
して扱われていたものをフンチップに内蔵し、かつ、外
部にも各種周辺装置を接続可能にされた情報処理装置に
おいては、外部にアクセスを行う場合、演算部を一時停
止状態にする必要がある。なぜなら、外部に対するアク
セスは内部に対するアクセスよりも余分のサイクルを必
要とするからであり、この余分なサイクル分だけ演算部
を一時停止状態にしなければならない。

また、命令の先行取込みを行う情報処理装置においても
、演算部を一時停止状態にしなければならない場合が生
ずる。命令の先行取込みが終了しない内に前の命令が終
了してしまった場合である。

この場合には、演算部を一時停止状態にして、次の命令
を取り込む必要がある。

かかる情報処理装置においては、より簡単な回路構成、
かつ、簡単な制御で演算部の一時停止状態を設定できる
ようにすることが望まれる。

［従来の技術］ 従来、情報処理装置として第４図にその要部を外部アク
セス対象と共に示すようなものが提案されている。

図中、１は情報処理装置本体くチップ本体）、２は各種
演算を行う演算部、３は演算部２に演算部状態信号を供
給して、演算部２を演算、入力、出力、停止の各遷移状
態に設定制御する演算部状態制御部、４は演算部２とア
クセス対象とのインタフェースを図ると共に命令の先行
取込みを行うインタフェース部、５は外部クロックを分
周して演算部２及びインタフェース部４に供給すべきク
ロックＫを発生するクロック発生部、６は内部アクセス
対象、例えば、ＲＯＭ−ＲＡＭ、タイマーＡ／Ｄコンバ
ータ等、７は外部アクセス対象、例えば、ＲＯＭ、ＲＡ
Ｍ等、８はアドレスバス、９はデータバスである。

第５図は、かかる従来の情報処理装置の動作を示すタイ
ムチャートであって、各種信号及び演算部２の遷移状態
を示している。なお、アドレスバス８上のｒＤＡＪはデ
ータ入出力のためのアドレス転送動作を示し、ｒＰＡＪ
は命令の取込みのためのアドレス転送動作を示している
。また、データバス９上の「Ｄ」はデータの転送動作を
示し、「Ｐ」は命令の転送動作を示している。

ここに、第５図Ａは、■内部アクセス（内部アクセス対
象６からインタフェース部４へのデータの取込み）、■
演算、命令の先行取込み（これら演算、命令の先行取込
みは同時に行われる）、■内部アクセス（演算部２によ
る演算結果の内部アクセス対象６への書き込み）という
一連の動作が行われる場合を示している。これら■、■
の内部アクセス及び■の演算、命令の先行取込みの各ス
テート（動作単位）は２クロツクで構成されており、こ
れが標準のステートである。したがって、■、■の内部
アクセス時については、演算部停止要求は発生せず、演
算部２が一時停止状態にされることはない。

マタ、第５図Ｂは、■外部アクセス（外部アクセス対象
７がらインタフェース部４へのデータの取込み）、■演
算、命令の先行取込み、■外部アクセス（演算部２によ
る演算結果の外部アクセス対象７への書き込み）という
一連の動作が行われる場合を示している。ここに、外部
アクセスには３クロツクを必要とするので、■、■の外
部アクセスにつき、演算部停止要求が発生することにな
る。そこで、演算部状態制御部３は、■、■の外部アク
セス時において２クロツク目に演算部２を停止状態に遷
移させている。

また、第５図Ｃは、■命令の先行取込みが終了しない内
に前の命令の実行が終了した場合における命令の取込み
〈内部アクセス対象６がらインタフェース部４への命令
の取込み〉、■内部アクセス（内部アクセス対象６から
インタフェース部４へのデータの取込み）、■演算、命
令の先行取込み、［株］内部アクセス（演算部２による
演算結果の内部アクセス対象６への書き込み）という一
連の動作が行われる場合を示している。この場合には、
■の命令の取込みが終了するまでは、実行すべき命令が
存在しないので、この■の命令の取込みにつき、演算部
停止要求が発生することになる。そこで、演算部停止判
定部３は、■の命令の取込みが終了する２クロツクの間
、演算部２を停止状態に遷移させている。この例では、
その後、第５図Ａの場合と同様の動作を行う場合を示し
ている。

［発明が解決しようとする課題］ このように、かかる第４図従来例の情報処理装置におい
ては、演算部２に演算、入力、出力、停止の４種類の遷
移状態を持たせており、演算部状態制御部３によって、
状態遷移を行わせるようにしている。このため、演算部
状態制御部３の回路構成がかなり複雑になり、また、そ
の制御も複雑になってしまうという問題点があった。

本発明は、かかる点に鑑み、従来よりも簡単な回路構成
、かつ、簡単な制御で演算部の停止状態を実現できるよ
うにした情報処理装置を提供することを目的とする。

［課題を解決するための手段］ 本発明による情報処理装置は、第１図にその原理説明図
を示すように、演算を行う演算部１０と、この演算部１
０とアクセス対象１１とのインタフェースを図るインタ
フェース部１２と、演算部１０に供給すべきクロックＫ
Ａ及び演算部１０以外の回路部、例えば、インタフェー
ス部１２に供給すべきクロックＫＩを別々に発生するク
ロック発生部１３と、演算部停止要求を監視し、演算部
停止要求が発生したときは、クロック発生部１３に対し
て演算部１０に供給すべきクロックＫＡの発生停止を指
示する演算部停止判定部１４とを設けて構成される。

なお、１５はアドレスバス、１６はデータバスである。

［作用］ 本発明においては、演算部停止判定部１４を設け、この
演算部停止判定部１４により、演算部停止要求を監視し
、演算部停止要求が発生したときは、クロック発生部１
３に対して演算部１０に供給すべきクロックＫＡの発生
停止を指示し、これによって、演算部１０を停止状態に
設定するようにしている。この結果、演算部１０が持つ
べき遷移状態は、演算、入力、出力の３種類で足りる。

したがって、演算部１０の遷移状態を制御する回路を簡
略化すると共に、制御の簡単化を図ることができる。

［実施例］ 以下、第２図及び第３図を参照して、本発明の一実施例
につき説明する。

第２図は本発明の一実施例の要部を外部アクセス対象と
共に示す図であって、図中、１７は本実施例の情報処理
装置本体（チップ本体）を示しており、本実施例の情報
処理装置は、第４図従来例の場合と同様に、内部アクセ
ス対象１８を内蔵し、かつ、外部アクセス対象１９を接
続可能に構成されている。

ここに、インタフェース部１２、アドレスバス１５、デ
ータバス１６、内部アクセス対象１８、外部アクセス対
象１９はそれぞれ第４図従来例の場合と同一に構成され
ており、本実施例が第４図従来例と異なる点は、演算部
１０の構成、演算部状態制御部２０の構成、クロック発
生部１３の構成及び演算部停止判定部１４が設けられて
いる点である。

本実施例においては、加減算等を実行する演算部１０は
、遷移状態として、演算、入力、出力の３種類の状態を
持つように構成されている。したがって、また、演算部
制御部２０は、演算部状態信号によって演算部１０を演
算、入力、出力の３種類の状態に遷移させることができ
るように構成されている。

また、クロック発生部１３は、外部クロック入力端子２
１．２分周回路２２、ＡＮＤ回路２３、演算部用クロッ
ク出力端子２４、演算部以外の回路部用クロック出力端
子２５、演算部用クロック発生停止指示信号入力端子２
６、インバータ２７を設けて構成されている。

ここに、外部クロック入力端子２１は２分周回路２２の
入力端子に接続され、２分周回路２２の出力端子はＡＮ
Ｄ回路２３の一方の入力端子及び演算部以外の回路部用
クロック出力端子２５に接続され、ＡＮＤ回路２３の出
力端子は演算部用クロック出力端子２４に接続されてい
る。また、演算部用クロック発生停止指示信号入力端子
２６はインバータ２７を介してＡＮＤ回路２３の他方の
入力端子に接続されている。

したがって、このクロック発生回路１３においては、演
算部以外の回路部用クロックＫＩは、動作中、常に発生
されるが、演算部用クロックＫＡは、ハイレベル“Ｈ”
からなる演算部用クロック発生停止指示信号が供給され
ると、ＡＮＤ回路２３の他方の入力端子がローレベル“
Ｌ”とされるので、その発生が停止される。

また、演算部停止判定部１４は、外部アクセスによる演
算部停止要求信号入力端子２８、命令の取込みによる演
算部停止要求信号入力端子２９、ＯＲ回路３０．Ｄフリ
ップフロップ３１、演算部以外の回路部用クロック入力
端子３２、インバータ３３、演算部用クロック発生停止
指示信号出力端子３４を設けて構成されている。

ここに、外部アクセスによる演算部停止要求信号入力端
子２８及び命令の取込みによる演算部停止要求信号入力
端子２９はそれぞれＯＲ回路３０の一方及び他方の入力
端子に接続され、ＯＲ回路３０の出力端子はＤフリップ
フロップ３１の入力端子りに接続されている。また、Ｄ
フリップフロップ３１の出力端子Ｑは演算部用クロック
発生停止指示信号出力端子３４に接続され、この演算部
用クロック発生停止指示信号出力端子３４はクロック発
生部１３の演算部用クロック発生停止指示信号入力端子
２６に接続されている。また、演算部以外の回路部用ク
ロック入力端子３２はＤフリップフロップ３１のクロッ
ク入力端子ＣＫに接続されると共にインバータ３３を介
してＤフリップフロップ３１のクリア端子Ｃに接続され
ている。

したがって、この演算部停止判定部１４においては、ハ
イレベル“Ｈ”からなる外部アクセスによる演算部停止
要求信号又は、同じくハイレベル“Ｈ”からなる命令の
取込みによる演算部停止要求信号が供給されると、演算
部用クロック発生停止指示信号出力端子３４にハイレベ
ル“Ｈ”からなる演算部用クロック発生停止指示信号が
発生し、これがクロック発生部１３に供給される。この
場合、演算部用クロックＫＡの発生が停止されることは
前述した通りである。

なお、外部アクセスによる演算停止要求信号は、外部、
内部アクセスを行うためのアドレスを監視することで容
易に発生可能であり、他方、命令取込みによる演算停止
要求信号は、ブリフェッチの数が「０」であるか否かを
監視することで容易に発生可能である。

第３図は、かかる本実施例の動作を示すタイムチャート
である。

ここに、第３図Ａは、■内部アクセス（内部アクセス対
象１８からインタフェース部１２へのデータの取込み）
、■演算、命令の先行取込み、■内部アクセス（演算部
１０による演算結果の内部アクセス対象１８への書き込
み）という一連の動作が行われる場合を示している。こ
の場合には、演算部停止要求が発生しないため、演算部
１０を一時停止状態にする必要は生じない。

また、第３図Ｂは、■外部アクセス（外部アクセス対象
１９からインタフェース部１２へのデータの取込み）、
■演算、命令の先行取込み、■外部アクセス（演算部１
０による演算結果の外部アクセス対象１９への書き込み
）という一連の動作が行われる場合を示している。ここ
に、外部アクセスには３クロツクを必要とするので、■
、■の外部アクセスにつき、演算部停止要求が発生する
ことになる。即ち、この場合には、演算部停止判定部１
４に対してハイレベル“Ｈ”からなる外部アクセスによ
る演算部停止要求信号が供給され、この結果、演算部用
クロック発生停止指示信号出力端子３４にハイレベル“
Ｈ”からなる演算部用クロック発生停止指示信号が発生
し、これがクロック発生部１３に供給される。このため
、演算部用クロックＫＡの発生が停止され、演算部１０
は停止状態となる。即ち、インタフェース部１２が外部
アクセス対象にアドレスを出力する間の］クロック分だ
け演算部１０は停止状態とされる。

また、第３図Ｃは、■命令の先行取込みが終了しない内
に前の命令の実行が終了した場合Ｇこおける命令の取込
み（内部アクセス対象１８からインタフェース部１２へ
の命令の取込み）、■内部アクセス（内部アクセス対象
１８からインタフェース部１２へのデータの取込み）、
■演算、命令の先行取込み、［株］内部アクセス（演算
部１０による演算結果の内部アクセス対象１８への書き
込み）という一連の動作が行われる場合を示してν）る
。

この場合には、■の命令の取込みが終了するまでは、実
行すべき命令が存在しないので、この■の命令の取込み
につき、演算部停止要求が発生することになる。即ち、
この場合には、演算部停止判定部１４に対してハイレベ
ル“Ｈ″からなる命令取込みによる演算部停止要求信号
が供給され、この結果、演算部用クロック発生停止指示
信号出力端子３４にハイレベル“Ｈ”からなる演算部用
クロック発生停止指示信号が発生され、これがクロック
発生部１３に供給される。このため、演算部用クロック
ＫＡの発生が停止され、演算部１０は停止状態となる。

即ち、命令の取込みが行われる間、演算部１０は停止状
態とされる。なお、この例では、その後、第３図Ａの場
合と同様の動作が行われる場合を示している。

かかる本実施例においては、演算部停止判定部１４を設
け、この演算部停止判定部１４により、外部アクセスに
よる演算部停止要求及び命令の取込みによる演算部停止
要求を監視し、演算部停止要求が発生したときは、クロ
ック発生部１３に対して演算部用クロック発生停止指示
信号を供給し、これによって、演算部１０を停止状態に
設定するとしている。この結果、演算部１０が持つべき
遷移状態は、演算、入力、出力の３種類で足りるので、
演算部１０の遷移状態を制御する回路を簡略化すること
ができる。また、本実施例におけるクロック発生部１３
の回路槽或は、第４図従来例のクロック発生部１３と比
較してＡＮＤ回路２３が余分にあるだけであり、第４図
従来例のクロ・ｙり発生部５とほぼ同一の素子数で形成
することができる。また、演算部停止判定部１４は、き
わめて簡単な回路構成とされている。

したがって、本実施例によれば、第４図従来例よりも簡
単な回路構成、かつ、簡単な制御で演算部の停止状態を
実現することができる。

なお、上述の実施例においては、演算部停止要求として
、外部アクセスによる演算部停止要求と命令の取込みに
よる演算部停止要求とを発生させる情報処理装置に本発
明を適用した場合につき述べたが、その他、本発明は、
外部アクセスによる演算部停止要求のみを発生する情報
処理装置又は命令の取込みによる演算部停止要求のみを
発生する情報処理装置にも適用することができる。

また、上述の実施例においては、１チツプ化された情報
処理装置につき本発明を適用した場合につき述べたが、
その他、本発明は、システム化された情報処理装置にも
適用することができる。

［発明の効果コ 以上のように、本発明によれば、演算部停止判定部を設
け、この演算部停止判定部により、演算部停止要求を監
視し、演算部停止要求が発生したときは、クロック発生
部に対して演算部に供給すべきクロックの発生停止を指
示し、これによって演算部を停止状態に設定するように
したことにより、演算部が持つべき遷移状態は演算、入
力、出力の３種類で足り、この結果、演算部の遷移状態
を制御する回路を簡略化することができると共に、また
、本発明が必要とするクロック発生部は第４図従来例が
設けているクロック発生部とほぼ同一の素子数で形成す
ることができ、また、演算部停止判定部もきわめて簡単
な回路で構成することができるので、第４図従来例より
も簡単な回路構成、かつ、簡単な制御で演算部の停止状
態を実現することができる。

【図面の簡単な説明】

第１図は本発明の詳細説明 第２図は本発明の一実施例の要部を外部アクセス対象と
共に示すブロック図、 第３図Ａ〜Ｃは本発明の一実施例の動作を示すタイムチ
ャート、 第４図は従来の情報処理装置の要部を外部アクセス対象
と共に示すブロック図、 第５図Ａ〜Ｃは第４図従来例の情報処理装置の動作を示
すタイムチャートである。 ０・・・演算部 １・・・アクセス対象 ２・・・インタフェース部 ３・・・クロック発生部 ４・・・演算部停止判定部 ５・・・アドレスバス ６・・・データパス

Claims (1)

1. 【特許請求の範囲】 演算を行う演算部（１０）と、 該演算部（１０）とアクセス対象（１１）とのインタフ
   ェースを図るインタフェース部（１２）と、 前記演算部（１０）に供給すべきクロック（ＫＡ）及び
   前記演算部（１０）以外の回路部に供給すべきクロック
   （ＫＩ）を別々に発生するクロック発生部（１３）と、 演算部停止要求を監視し、該演算部停止要求が発生した
   ときは、前記クロック発生部（１３）に対して前記演算
   部（１０）に供給すべきクロック（ＫＡ）の発生停止を
   指示する演算部停止判定部（１４）とを 設けて構成されていることを特徴とする情報処理装置。