JPH02262705A

JPH02262705A - パルス幅変調増幅回路

Info

Publication number: JPH02262705A
Application number: JP1336388A
Authority: JP
Inventors: Akio Tokuge; 徳毛　昭夫; Masayuki Kato; 政行加藤; Takeshi Sato; 猛佐藤; Tatsuzo Hasegawa; 達三長谷川
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1988-12-28
Filing date: 1989-12-27
Publication date: 1990-10-25
Anticipated expiration: 2010-09-13
Also published as: DE3943170C2; US4992749A; JPH0785525B2; DE3943170A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパルス幅変調増幅回路に係り、特にパルス幅信
号を電力増幅するパルス増幅器にＭＯ３型ＦＥＴを用い
た増幅回路に関するものである。

［従来の技術〕パルス幅変調増幅器（ＰＷＭアンプ）として、例えば音
声信号等のアナログ信号で高周波の三角波キャリア信号
を変調してパルス幅信号に変換し、これを電力増幅して
スピーカ等の負荷に与える直前でキャリア信号をフィル
タで除去して復調するようにしたものがあり、電力増幅
時の効率が非常に良（、このため最近車載用のオーディ
オ機器等に用いられている。

第５図はＰＷＭアンプの一例を示したものであり、■は
アナログ信号の一入力端であり、このアナログ信号はコ
ンパレータ２の反転入力端に印加される。一方このコン
パレータ２の非反転入力端には高周波（例えば２００Ｋ
ｔｌｚ程度）の三角波キャリア発信器３からの出力が印
加されており、従ってキャリア信号はアナログ信号によ
り変調されパルス幅信号に変換される。前記コンパレー
タ２により得られたパルス幅信号はドライブアンプ４を
経てＮチャンネルＭＯ３型パワーＦＥＴより成るパルス
増幅（電力増幅）器５により増幅され、チヨークコイル
６およびコンデンサ７より成るフィルタ回路によりキャ
リアが除去され、出力端８に接続された例えばスピーカ
９を駆動する。

ところで、上記ドライブアンプ及びパルス増幅として、
従来第６図に示す回路構成のものが使用されていた。

第６図の回路はパルス増幅器としてＮチャンネルＭＯ３
型ＦＥＴをプッシュプル接続したものであり、同図中１
０はＮＰＮおよびＰＮＰのトランジスタＱ、、Ｑ２によ
り構成された第１のコンプリメンタリ−ドライブアンプ
であり、１１は同じ＜ＮＰＮおよびＰＮＰのトランジス
タＱ、、Ｑ。

により構成された第２のコンプリメンタリ−ドライブア
ンプである。

この第１と第２のドライブアンプ１０．１１の各出力は
、パルス増幅器１２を構成する各パワーＦ　Ｅ　Ｔ　Ｑ
ｓ　　、　Ｑｂの各ゲートに接続されている。

上記構成において、パワーＦＥＴＱｓのソースＳ＋　と
パワーＦＥＴＱ＆のドレインＤ２との接続点からなる出
力に、０と＋ＢＶとの間で変化するパルス出力を得るに
は、ＦＥＴＱ、のゲートＧＩソースＳ１間とＦＥＴＱ、
のゲートＧ２−ソースＳ２間とにＦＥＴＱｓ及びＱ、を
十分にオンする０−１０Ｖのパルスを交互に入力しなけ
ればならない。Ｆ　Ｅ　Ｔ　Ｑ　ｂについてはそのソー
スＳ２が接地されているため、そのゲートＧ２−ソース
Ｓ２間にｏ−ｔｏｖのパルスを印加すればよい。しかし
、ＦＥＴＱｓの場合は、そのソースＳｌが出力点にあり
、またそのゲートＧ１に電圧をかけるときはソースＳ１
も十Ｂに持ち上がっているので、ゲートＧ、−ソースＳ
、間にＩＯＶの電圧を加えるには、アース−ゲート０．
間に（十Ｂ）　十（１０Ｖ）のパルスを加える必要があ
る。要するに、ＦＥＴＱｓはゲート駆動のために±Ｂよ
りも高い電圧が必要である。

そこで、ＦＥＴＱＳを駆動する上段のドライブアンプ１
０は、＋Ｂより高い電圧のパルスを発生することができ
るように、コンデンサＣ１およびダイオードＤ１より成
るプートストラップ回路１３が設けられている。すなわ
ち、このプートストラップ回路１３はパルス増幅器１２
の出力端にコンデンサＣ１の一端を接続し、その他端は
上側のドライブアンプ１０の駆動電圧ラインに接続して
おり、この駆動電圧ラインにはダイオードＤ、を介して
電源子Ｂが供給されるよう成されている。

プートストラップ回路１３はパルス増幅器１２の出力点
を入力とし、この入力が０のとき、コンデンサＣ１がダ
イオードＤ１を介しダイオードＤ。

とコンデンサＣＩとからなる短い時定数で充電され、充
電電圧が＋Ｂ　　ｖ、　　（ダイオードＤ１の順方向電
圧）になる。このときのコンデンサＣ８の充電電荷Ｑは
Ｃ，Ｘ　（＋Ｂ　−Ｖｙ　）となる。一方、入力が十Ｂ
のときは、その出力であるドライブアンプ１０の駆動電
圧ラインは、入力の十ＢにコンデンサＣ３の充電電圧（
＋Ｂ−ＶＦ　）を加算した２Ｘ＋Ｂ　　ＶＦとなる。な
おこのとき、ダイオードＤ＋　はカットオフとなる。以
上により、パルス増幅器１２の出力が第７図に点線で示
すように変化すると、ドライブアンプ１０の駆動電圧ラ
インは同図に実線で示すようになる。このように、ドラ
イブアンプ１０の駆動電圧が２Ｘ＋Ｂ　　ＶＦまで上げ
ることが可能となる。

以上要するに、前記コンデンサＣ１にはダイオードＤ１
を介して図のように正（＋）の電圧が印加されており、
ここで上側のパワーＦＥＴＱ５がオンするとパルス増幅
器１２の出力端が略電源十Ｂの電圧にシフトするため、
上側のドライブアンプ１０を構成するトランジスタＱ、
のコレクタには電源子Ｂの略２倍の電圧が印加されるこ
とになる。

よってパルス増幅器としてＮチャンネルＭＯ３型ＦＥＴ
により構成したものにおいて、そのドライブアンプの駆
動電圧が不足するという現象をなくすことが出来る。

〔発明が解決しようとする課題〕

上述した従来のパルス幅変調増幅回路におけるプートス
トラップ回路１３では、コンデンサＣ３にはＱ＝Ｃ，Ｘ
　（＋Ｂ　　ＶＦ−）となる電荷が充電され、この充電
電荷による電圧を電源子Ｂに上乗甘して高電圧を作って
いる。しかし、コンデンサＣ３の充電電荷Ｑでは、Ｑ＝
ｉｔなる関係から電流ｉを時間ｔの間しか流すことがで
きない。従って、時間ｔの間にコンデンサＣＩが新たに
充電されないことがあると問題が発生する。

例えば端子１に印加されるアナログ信号が基準よりも大
となってコンパレータ２におけるパルス幅変調の変調率
が１００％を越えるような場合には、コンパレータ２の
出力はパルス幅信号とはならず、その出力は正（＋）の
最大値又は負（−）の最大値の直流信号となる。このた
め、Ｆ　Ｅ　Ｔ　Ｑ　ｓおよびＧ６のゲートＧ、及びＧ
２の電圧は第８図（ａ）および■）に示すようになり、
チョークコイル６とコンデンサ７からなるフィルタ後の
出力は第８図（Ｃ）に示すようなりリップ波形になる。

ＦＥＴＧ６はそのゲートＧ２の電圧が高い電圧のままに
なっても、電源子Ｂを駆動電圧として使用すればよいの
で問題ないが、ＦＥＴＱ、はそのゲートＧ、が高い電圧
のままになると、コンデンサＣ１は新たに電荷が充電さ
れることなく、放電によって電荷がなくなるため、ドラ
イブアンプ１０の駆動電圧が落ちてしまう。ドライブア
ンプ１０の駆動電圧が落ちると、Ｆ　Ｅ　Ｔ　Ｑ　ｓの
ゲートＧｌの電圧が低くなってコンデンサＣ１が充電さ
れるようになって再度復帰するが、このときプートスト
ラップ回路は正常に機能せず、ＰＷＭアンプは異常出力
状態になる。

ここでコンデンサＣＩはコンパレータ２に加わるキャリ
ア信号の周期の期間内で充電および放電をくり返す作用
を有しており、仮にコンデンサＣの容量を大きく選定す
れば、コンデンサＣＩの蓄積電荷によって、たとえ前記
変調率１００％を越える期間が若干有っても、ドライブ
アンプ４には電源子Ｂの電圧よりも高い駆動電圧を印加
させておくことができる。

しかし、コンデンサＣ８をむやみに大きくすると、パル
ス増幅器によりコンデンサＣＩに対し、キャリア信号の
周期に同期して、大きな充電電流が供給されることにな
り、パルス増幅器１２の出力に歪を生じせしめ、その結
果、復調音声出力に歪をもたらすことになる。このため
、コンデンサＣＩはあまり大容量のものを用いることが
できないそこで、ＦＥＴＱ、およびＧ６のゲート入力の発振が止
まらないように回路を工夫したり、或いはクリップしな
いようにリミッタを用いたりしにいたが、回路が複雑に
なったり、１００％変調まで使用できなくなって効率が
悪くなるなどの別の問題を生じるようになる。

よって本発明は、以上のような従来の問題点に鑑みて成
されたものであり、回路を複雑にしなり、或いは効率を
悪化させることなく、ＰＷＭアンプの変調度が１００％
を越えるような大入力が有ったとしても前記したような
異常出力状態となるのを防止し得るパルス幅復調増幅回
路を提供することを課題としている。

〔課題を解決するための手段］前記課題を解決するため本発明により成されたパルス幅
変調増幅回路は、入力アナログ信号によりパルス幅変調
を行い、このパルス幅変調により得られたパルス信号を
電力増幅した後にパルス信号を復調するパルス幅変調増
幅器であって、前記パルス幅変調増幅器のドライブ回路
に対して、前記増幅器の出力端より得られるパルス信号
により駆動用バイアスを与える第１のプートストラップ
回路と、前記パルス幅変調増幅器のドライブ回路に対し
て、復調出力により駆動用バイアスを与える第２のプー
トストラップ回路とを具備したことを特徴としている。

〔作　用〕

上記構成において、上記した目的を達成するために、こ
の発明においては、ドライブ回路に対してパルス増幅器
の出力端より駆動用のバイアスを与える第１のプートス
トラップ回路を備えると共に、さらに前記ドライブ回路
に対してフィルタ回路を介した復調出力により駆動用の
バイアスを与える第２のプートストラップ回路をを備え
た点に特徴を有する。

〔実施例〕

以下、本発明のパルス増幅回路の一例を第１図に基づい
て説明する。

この第１図に示したものは第６図に示したものと同様に
ＮチャンネルＭＯ３型ＦＥＴをプッシュプル接続したパ
ルス増幅器１２を備えたものであり、第６図と同一符号
はそれぞれ同一部分を示しており、従ってこの説明は省
略する。

この第１図に示したものは、１００〜５００ＫＨｚのパ
ルスでブーストする前記第１のプートストラップ回路１
３に加えさらにコンデンサＣ２と、ダイオードＤ２　、
Ｄ、および抵抗Ｒ３より成り、オーディオ周波数でブー
ストする第２のプートストラップ回路１４が設けられて
いる。なお、Ｃ２はＣ８より相当大きな例えば、５００
倍の容量が使用できる。また、Ｒ１はＣ２の充電がゆる
やかに行われピーク電流が大きくならないようにするた
めのものである。

すなわち前記コンデンサＣ２の一端はチョークコイル６
およびコンデンサ７より成るフィルタ回路を介した復調
出力端８に接続されており、その他端はダイオードＤ２
を介して上側のドライブアンプ１０の駆動電圧ラインに
接続されている。

そして電源子Ｂより抵抗Ｒ１およびダイオードＤ、を介
してコンデンサＣ２に、図示のように正（＋）の電圧が
加わるよう成されている。

以上の構成において、出力端８に得られるＰＷＭアンプ
の復調出力が第２図（ト））に示すように例えば正方向
にスイングした場合、その復調出力が同図（ａ）に示す
ようにコンデンサＣ２の一端を正電位に押し上げる。す
るとすでに充電され正電圧にあるコンデンサＣ２の他端
側には、前記押し上げられた正電圧が加わることになる
。

従ってコンデンサＣ２の他端に発生する正電圧はダイオ
ードＤ、、Ｄ、は逆極性となるためオフになる。

上側のドライブアンプ１０の駆動電圧が不足するのは上
側のＦＥＴＱｓがオンする時であり、従って上側のＦＥ
ＴＱＳがオンした際にはこの第２のプートストラップ回
路１４からも上側のドライブアンプ１０の駆動電圧ライ
ンに対してバイアスが与えられることになる。

以上の構成により、たとえアナログ信号の入力が１００
％変調を越え、第１のプートストラップ回路１３の機能
が停止したとしても第２のプートストラップ回路１４の
動作により、上側のドライブアンプ１０には充分な駆動
電圧が確保でき、ＰＷＭアンプが異常出力状態となるの
を防止できる。

すなわち、この実施例によると、０〜１００％変調の領
域においては第１のプートストラップ回路１３が動作し
、数％〜１００％以上の変調の領域においては第２のプ
ートストラップ回路１４が動作することになる。

上述した実施例では、第２のプートストラップ回路１４
による電圧がゲート−ソース間にがかるよになるが、第
２のプートストラップ回路１４による電圧は信号によっ
て変化し、これによってゲート電圧が信号によって変わ
る。上側のＦＥＴＱ、は当然オンして問題がないが、特
性的には歪が悪化する。

また、ＦＥＴのゲート耐圧は約２０Ｖであるが、電源電
圧が上昇したときゲート耐圧をオーバしてＦＥＴを破壊
する危険がある。

第３図は上述のような不具合を解消した第２の実施例を
示し、コンデンサＣ１をダイオードＤ４を介して上側の
ドライブアンプ１０の駆動電圧ラインに接続するように
している。

この構成により、コンデンサＣ２の電圧が十Ｂより高く
なってもダイオードＤ４がカットし、コンデンサＣ１は
ダイオードＤ、とコンデンサＣ１の経路のみで＋Ｂ−Ｖ
、の電位に充電される。また、第２のプートストラップ
回路１４でも、オーディオ出力によるブートがかかり、
コンデンサＣ２電圧（第４図参照）とダイオードＤ、及
びＤ４の接続点×の電圧（第４図参照）の高い方の電圧
がダイオードＤ２及びＤ４を通じて駆動電圧ラインに供
給されるようになる。従って、ドライブアンプ１０の電
源電位が安定するようになり、歪悪化の要因が減るよう
になる。また、ダイオードＤ１及びＤ４の接続点Ｘの電
圧は２Ｘ＋Ｂ　　ＶＦ、ダイオードＤ２のアノード電圧
は抵抗Ｒ，があるため約１．５Ｘ＋Ｂ−Ｖ、となるので
安定化する。

なお、以上の説明では電源より上側のパルスを必要とす
る場合を例としたが、接地電位以下の逆バイアスを必要
とする場合には、ダイオード、コンデンサの極性を変更
することで対応可能であり、又実施例においては出力段
にＮチャンネルＭＯ３型ＦＥＴをプッシュプル接続した
場合を示したが、これに限定されるものではないことは
明らかである。

〔効　果〕

以上の説明で明らかなとおり、本発明は第１と第２のブ
ートストラップ回路を備えているため、アナログ信号の
入力段で１００％変調以下になるようなリミッタを加え
る必要はな（，１００％変調を越えても安定に動作させ
ることができる。

このため、その特質を活かしＰＷＭアンプを飽和させ、
さらに高効率なパワーアンプとして使用することも可能
である。

【図面の簡単な説明】

第１図は本発明の一実施例を示した結線図、第２図は第
１図の回路中の２点の電圧波形を示す波形図、第３図は本発明の他の実施例を示した結線、第４図は第
３図中の３点の電圧波形を示す波形図、第５図は従来のＰＷＭアンプの基本構成を示したブロッ
ク図、第６図は従来のものの一例を示した結線図、第７図は第
５図の回路中の２点の電圧波形を示す波形図、第８図は第５図の回路の問題を説明するための波形図で
ある。１・・・アナログ信号入力端、２・・・コンパレータ、
３・・・三角波キャリア発信器、６・・・チョークコイ
ル、７・・・コンデンサ、８・・・出力端、９・・・負
荷、１０゜１１・・・ドライブアンプ、１２・・・パル
ス増幅器、１３・・・第１のブートストラップ回路、１
４・・・第２のブートストラップ回路。第１図第５図十ＢＱ第８図

Claims

【特許請求の範囲】入力アナログ信号によりパルス幅変調を行い、このパル
ス幅変調により得られたパルス信号を電力増幅した後に
パルス信号を復調するパルス幅変調増幅器であって、前
記パルス幅変調増幅器のドライブ回路に対して、前記増
幅器の出力端より得られるパルス信号により駆動用バイ
アスを与える第１のブートストラップ回路と、前記パルス幅変調増幅器のドライブ回路に対して、復調
出力により駆動用バイアスを与える第２のブートストラ
ップ回路とを具備したことを特徴とするパルス幅変調増
幅回路。