JPH0226024A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0226024A JPH0226024A JP17493888A JP17493888A JPH0226024A JP H0226024 A JPH0226024 A JP H0226024A JP 17493888 A JP17493888 A JP 17493888A JP 17493888 A JP17493888 A JP 17493888A JP H0226024 A JPH0226024 A JP H0226024A
- Authority
- JP
- Japan
- Prior art keywords
- contact holes
- contact hole
- mask
- semiconductor device
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 37
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 206010007559 Cardiac failure congestive Diseases 0.000 description 1
- 238000009563 continuous hemofiltration Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- -1 trifluorocarbon hydrocarbon Chemical class 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法の改良に関し、
深さの異なる複数のコンタクトホールを、同時に１工程
をもって、過不足なく配線層に達するように形成するこ
とを可能とする半導体装置の製造方法を提供することを
目的とし、 深さの異なる複数のコンタクトホールを形成する半導体
装置の製造方法において、前記のコンタクトホール形成
領域に対応する領域に開口を有するマスクの前記の開口
の断面積を、前記のコンタクトホールの深さに対応して
制御するように構成する。
をもって、過不足なく配線層に達するように形成するこ
とを可能とする半導体装置の製造方法を提供することを
目的とし、 深さの異なる複数のコンタクトホールを形成する半導体
装置の製造方法において、前記のコンタクトホール形成
領域に対応する領域に開口を有するマスクの前記の開口
の断面積を、前記のコンタクトホールの深さに対応して
制御するように構成する。
本発明は、直径が１ｎ程度以下であり、しかも、深さが
異なる複数のコンタクトホールを、同時に１工程をもっ
て形成することを可能にすることを目的とする半導体装
置の製造方法の改良に関する。
異なる複数のコンタクトホールを、同時に１工程をもっ
て形成することを可能にすることを目的とする半導体装
置の製造方法の改良に関する。
半導体装置の高集積化、複雑化にともない、多層配線や
クロスオーバ配線が多く使用されるようになり、厚さの
異なる絶縁膜に複数のコンタクトホールを形成すること
が必要となってきた。
クロスオーバ配線が多く使用されるようになり、厚さの
異なる絶縁膜に複数のコンタクトホールを形成すること
が必要となってきた。
第２図参照
一例として、２層配線構造の断面を第２図に示す、半導
体装置要部が形成されている半導体装置８上に下層配線
１が形成され、眉間絶縁膜３を介して上層配線２が形成
され、次いで、全面に上層絶縁膜４が形成されており、
下層配線１上の絶縁Ｗ！Ｊ３・４の合計厚さは上層配線
２上の上層絶縁膜４の厚さより厚く形成されている。こ
のようなとき、上層絶縁膜４を貫通して上層配線２のみ
に達するコンタクトホールと下層配線１に達するコンタ
クトホールとを形成するためには、厚さの異なる絶縁膜
に深さの異なるコンタクトホールを形成することが必要
となる。このような場合、上層絶縁ｐＩＪ、４上にレジ
スト層７を形成し、フォトリソグラフィー法を使用して
、下層配線１に達するコンタクトホール５を形成する領
域に対応して、レジスト層７に開ロア１を形成し、さら
に、上層配線２に達するコンタクトホール６を形成する
領域に対応して、上記のレジスト層７に開ロア２を形成
し、これらの開ロア１と開ロア２とを有するレジストＮ
７をマスクとしてなす異方性ドライエツチング法を使用
して、絶縁膜４・３にエツチングをなし、コンタクトホ
ール５と６とを形成する。ニーで、従来は、レジスト層
７に形成される開ロア１と開ロア２とは同一断面積をも
って形成されている。なお、８１は半導体装置要部が形
成されている半導体基板８上に形成されている第１層の
絶縁層である。
体装置要部が形成されている半導体装置８上に下層配線
１が形成され、眉間絶縁膜３を介して上層配線２が形成
され、次いで、全面に上層絶縁膜４が形成されており、
下層配線１上の絶縁Ｗ！Ｊ３・４の合計厚さは上層配線
２上の上層絶縁膜４の厚さより厚く形成されている。こ
のようなとき、上層絶縁膜４を貫通して上層配線２のみ
に達するコンタクトホールと下層配線１に達するコンタ
クトホールとを形成するためには、厚さの異なる絶縁膜
に深さの異なるコンタクトホールを形成することが必要
となる。このような場合、上層絶縁ｐＩＪ、４上にレジ
スト層７を形成し、フォトリソグラフィー法を使用して
、下層配線１に達するコンタクトホール５を形成する領
域に対応して、レジスト層７に開ロア１を形成し、さら
に、上層配線２に達するコンタクトホール６を形成する
領域に対応して、上記のレジスト層７に開ロア２を形成
し、これらの開ロア１と開ロア２とを有するレジストＮ
７をマスクとしてなす異方性ドライエツチング法を使用
して、絶縁膜４・３にエツチングをなし、コンタクトホ
ール５と６とを形成する。ニーで、従来は、レジスト層
７に形成される開ロア１と開ロア２とは同一断面積をも
って形成されている。なお、８１は半導体装置要部が形
成されている半導体基板８上に形成されている第１層の
絶縁層である。
第２図再参照
コンタクトホール５を形成する領域の絶縁膜３と絶縁膜
４との合計厚さは、コンタクトホール６を形成する領域
の絶縁膜４より厚いので、コンタクトホール５が丁度下
層配線１に達する深さまでエツチングされた時にエツチ
ングを終了すると、コンタクトホール６の下に形成され
ている上層配線２の一部または全部がエツチングされて
しまい、コンタクトホール５と６とに導電体（図示せず
）を形成した時に、この導電体（図示せず）と上層配線
２との良好な接続が得られないと云う欠点がある。
４との合計厚さは、コンタクトホール６を形成する領域
の絶縁膜４より厚いので、コンタクトホール５が丁度下
層配線１に達する深さまでエツチングされた時にエツチ
ングを終了すると、コンタクトホール６の下に形成され
ている上層配線２の一部または全部がエツチングされて
しまい、コンタクトホール５と６とに導電体（図示せず
）を形成した時に、この導電体（図示せず）と上層配線
２との良好な接続が得られないと云う欠点がある。
第３図参照
逆に、コンタクトホール６が丁度上層配線２に達する深
さまでエツチングされた時にエツチングを終了すると、
コンタクトホール５は、まだ下層配線１に達していない
ので、コンタクトホール５と６とに導電体（図示せず）
を形成した時に、この導電体（図示せず）と下層配線ｌ
との良好な接続が得られないと云う欠点がある。
さまでエツチングされた時にエツチングを終了すると、
コンタクトホール５は、まだ下層配線１に達していない
ので、コンタクトホール５と６とに導電体（図示せず）
を形成した時に、この導電体（図示せず）と下層配線ｌ
との良好な接続が得られないと云う欠点がある。
勿論、深さの異なるコンタクトホール毎に工程を分けて
、各々別個にエツチングを行えば、すべてのコンタクト
ホールを所望の深さに形成することができるが、工程が
複雑となり、スルーブツトが低下するので、現実には、
実行が困難である。
、各々別個にエツチングを行えば、すべてのコンタクト
ホールを所望の深さに形成することができるが、工程が
複雑となり、スルーブツトが低下するので、現実には、
実行が困難である。
本発明の目的は、これらの欠点を解消することにあり、
深さの異なる複数のコンタクトホールを、同時に、１工
程をもって過不足なく配線層に達するように形成するこ
とを可能とする半導体装置の製造方法を提供することに
ある。
深さの異なる複数のコンタクトホールを、同時に、１工
程をもって過不足なく配線層に達するように形成するこ
とを可能とする半導体装置の製造方法を提供することに
ある。
〔課題を解決するための手段］
上記の目的は、深さの異なる複数のコンタクトホール（
５）・ （６）を形成する半導体装置の製造方法におい
て、前記のコンタクトホール（５）・ （６）を形成す
る領域に対応する領域に開口（７１）・ （７２）を有
するマスク（７）の前記の開口（７１）・ （７２）の
断面積を、前記のコンタクトホール （５）・ （６）
の深さに対応して制御すること−し、コンタクトホール
（５）・ （６）の深さが深いときは対応するマスクの
開口（７１）・（７２）を大きくし、コンタクトホール
（５）・（６）の深さが浅いときは対応するマスクの開
口（７１）・ （７２）を小さくすることによって達成
される。
５）・ （６）を形成する半導体装置の製造方法におい
て、前記のコンタクトホール（５）・ （６）を形成す
る領域に対応する領域に開口（７１）・ （７２）を有
するマスク（７）の前記の開口（７１）・ （７２）の
断面積を、前記のコンタクトホール （５）・ （６）
の深さに対応して制御すること−し、コンタクトホール
（５）・ （６）の深さが深いときは対応するマスクの
開口（７１）・（７２）を大きくし、コンタクトホール
（５）・（６）の深さが浅いときは対応するマスクの開
口（７１）・ （７２）を小さくすることによって達成
される。
従来技術においては、異方性ドライエツチング法を使用
して開口を形成する場合に、開口の断面積の大小によっ
て、エツチング速度が変化するとは考えられておらず、
また、このような現象が実験的に確認されたことはなか
った。ところが、本発明の発明者は、種々実験の結果、
マスクの開口の直径が１ｎ程度以下の場合、マスクの開
口の直径の大きさによってエツチング速度が変化するこ
とを発見した０本発明は、本発明の発明者によって新た
に発見されたこの自然法則を積極的に活用したものであ
り１、コンタクトホールの深さに対応して、コンタクト
ホール形成用のレジストマスクの開口の面積を変えるこ
とによって、深さの異なる複数のコンタクトホールを形
成する場合、コンタクトホールの深さに対応して、エツ
チング速度を制御し、深さの異なる複数のコンタクトホ
ールを所望の深さに１工程をもって過不足なく形成する
ことが可能となる。
して開口を形成する場合に、開口の断面積の大小によっ
て、エツチング速度が変化するとは考えられておらず、
また、このような現象が実験的に確認されたことはなか
った。ところが、本発明の発明者は、種々実験の結果、
マスクの開口の直径が１ｎ程度以下の場合、マスクの開
口の直径の大きさによってエツチング速度が変化するこ
とを発見した０本発明は、本発明の発明者によって新た
に発見されたこの自然法則を積極的に活用したものであ
り１、コンタクトホールの深さに対応して、コンタクト
ホール形成用のレジストマスクの開口の面積を変えるこ
とによって、深さの異なる複数のコンタクトホールを形
成する場合、コンタクトホールの深さに対応して、エツ
チング速度を制御し、深さの異なる複数のコンタクトホ
ールを所望の深さに１工程をもって過不足なく形成する
ことが可能となる。
（実施例〕
以下、図面を参照しつ一２本発明の一実施例に係る半導
体装置のコンタクトホール形成方法について説明する。
体装置のコンタクトホール形成方法について説明する。
第１ａ図参照
下層配線ｌ上に眉間絶縁＠３を介して上層配線２が形成
され、その上に絶縁８！４が形成されており、この下層
配線ｌ上に形成されている絶縁ＷＩ１．３と絶縁膜４と
からなる厚い絶縁膜にコンタクトホール５を形成し、上
層配線２上に形成されている薄い絶縁膜４にコンタクト
ホール６を形成する場合について説明する。なお、８は
半導体装置要部が形成されている半導体基板であり、８
はその上に直接形成されている第１層の絶縁層である。
され、その上に絶縁８！４が形成されており、この下層
配線ｌ上に形成されている絶縁ＷＩ１．３と絶縁膜４と
からなる厚い絶縁膜にコンタクトホール５を形成し、上
層配線２上に形成されている薄い絶縁膜４にコンタクト
ホール６を形成する場合について説明する。なお、８は
半導体装置要部が形成されている半導体基板であり、８
はその上に直接形成されている第１層の絶縁層である。
絶縁膜４上にレジスト層７を形成し、フォトリソグラフ
ィー法を使用して、レジスト層７のコンタクトホール５
に対応する領域に開ロア１を形成し、また、レジスト層
７のコンタクトホール６に対応する領域に開ロア２を形
成する。
ィー法を使用して、レジスト層７のコンタクトホール５
に対応する領域に開ロア１を形成し、また、レジスト層
７のコンタクトホール６に対応する領域に開ロア２を形
成する。
第１ｂ図参照
図は、コンタクトホールの深さとコンタクトホール形成
用レジストマスクに形成されるべき開口の直径指数との
関係を示す曲線である。深さの異なるコンタクトホール
のそれぞれの深さに対応する開口の直径指数をこの曲線
より求め、この直径指数に比例するようにコンタクトホ
ール形成用レジストマスクの開口の直径をそれぞれ選定
すれば、異なる深さのコンタクトホールが、はり同一の
時間をもってエツチングされる０例えば、深さ１．２ｎ
のコンタクトホール用レジストマスクの開口の直径を１
ｎに選定したとすると、深さ０．６ｎのコンタクトホー
ル用レジストマスクの開口の直径は次のように選定すれ
゛ばよい、コンタクトホールの深さ１．２ｎに対応する
開口の直径指数を図より求めると、１１であり、コンタ
クトホールの深さ０．６ｎに対応する開口の直径指数を
図より求めると、４である。したがって０．６ｎのコン
タクトホール用レジストマスクの開口の直径は１×−４
−ｎとすればよい。
用レジストマスクに形成されるべき開口の直径指数との
関係を示す曲線である。深さの異なるコンタクトホール
のそれぞれの深さに対応する開口の直径指数をこの曲線
より求め、この直径指数に比例するようにコンタクトホ
ール形成用レジストマスクの開口の直径をそれぞれ選定
すれば、異なる深さのコンタクトホールが、はり同一の
時間をもってエツチングされる０例えば、深さ１．２ｎ
のコンタクトホール用レジストマスクの開口の直径を１
ｎに選定したとすると、深さ０．６ｎのコンタクトホー
ル用レジストマスクの開口の直径は次のように選定すれ
゛ばよい、コンタクトホールの深さ１．２ｎに対応する
開口の直径指数を図より求めると、１１であり、コンタ
クトホールの深さ０．６ｎに対応する開口の直径指数を
図より求めると、４である。したがって０．６ｎのコン
タクトホール用レジストマスクの開口の直径は１×−４
−ｎとすればよい。
上記の方法をもうて算出された直径を有する開ロア１・
７２が形成されたレジスト層７をマスクとして、４７フ
化炭素（ＣＦ４ ）、３フツ化炭化水素（ＣＨＦｓ ）
等を使用し、異方性ドライエツチング法を使用してエツ
チングすれば、深さの異なるコンタクトホール５・６は
、それぞれ配線１・２に過不足なく達するように形成さ
れる。
７２が形成されたレジスト層７をマスクとして、４７フ
化炭素（ＣＦ４ ）、３フツ化炭化水素（ＣＨＦｓ ）
等を使用し、異方性ドライエツチング法を使用してエツ
チングすれば、深さの異なるコンタクトホール５・６は
、それぞれ配線１・２に過不足なく達するように形成さ
れる。
以上説明せるとおり、本発明に係る直径ｌｎ程度以下の
コンタクトホールの形成方法においては、深さの異なる
複数のコンタクトホールを形成する場合に、コンタクト
ホールの深さに応じて、エツチング用マスクに形成され
る開口の断面積を変えることによって、エツチング速度
を制御するので、深さの異なるコンタクトホールを所望
の深さに過不足なく、しかも同時に１工程をもって形成
することができる。
コンタクトホールの形成方法においては、深さの異なる
複数のコンタクトホールを形成する場合に、コンタクト
ホールの深さに応じて、エツチング用マスクに形成され
る開口の断面積を変えることによって、エツチング速度
を制御するので、深さの異なるコンタクトホールを所望
の深さに過不足なく、しかも同時に１工程をもって形成
することができる。
第１ａ図は、本発明に係るコンタクトホール形成方法を
説明する断面図である。 第１ｂ図は、コンタクトホール深さとマスク開口の直径
指数との関係を示すグラフである。 第２図、第３図は、従来技術に係るコンタクトホール形
成方法を説明する断面図である。 １・・・下層配線、 ２・・・上層配線、 ３・・・層間絶縁膜、 ４・・・上層絶縁膜、 ５．６・・・コンタクトホール、 ７・・・レジスト層、 ７１．７２・・・レジスト層に形成される開口、８・・
・半導体装置要部が形成された半導体基板、８１・・・
半導体装置要部が形成された半導体基板の直上に形成さ
れる第１層絶縁膜。
説明する断面図である。 第１ｂ図は、コンタクトホール深さとマスク開口の直径
指数との関係を示すグラフである。 第２図、第３図は、従来技術に係るコンタクトホール形
成方法を説明する断面図である。 １・・・下層配線、 ２・・・上層配線、 ３・・・層間絶縁膜、 ４・・・上層絶縁膜、 ５．６・・・コンタクトホール、 ７・・・レジスト層、 ７１．７２・・・レジスト層に形成される開口、８・・
・半導体装置要部が形成された半導体基板、８１・・・
半導体装置要部が形成された半導体基板の直上に形成さ
れる第１層絶縁膜。
Claims (1)
- 【特許請求の範囲】 深さの異なる・複数のコンタクトホール（５）・（６）
を形成する半導体装置の製造方法において、前記コンタ
クトホール（５）・（６）を形成する領域に対応する領
域に開口（７１）・（７２）を有するマスク（７）の前
記開口（７１）・（７２）の断面積を、前記コンタクト
ホール（５）・（６）の深さに対応して制御してなす ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17493888A JPH0226024A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17493888A JPH0226024A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226024A true JPH0226024A (ja) | 1990-01-29 |
Family
ID=15987354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17493888A Pending JPH0226024A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226024A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316320A (ja) * | 1995-05-22 | 1996-11-29 | Nec Corp | 半導体装置の製造方法 |
| KR20010037864A (ko) * | 1999-10-20 | 2001-05-15 | 박종섭 | 반도체 소자 제조방법 |
| JP2001244348A (ja) * | 2000-01-18 | 2001-09-07 | Lucent Technol Inc | 半導体デバイスの製造方法。 |
| KR100341663B1 (ko) * | 1999-09-27 | 2002-06-24 | 윤종용 | 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법 |
| KR100366171B1 (ko) * | 1999-01-08 | 2002-12-31 | 닛본 덴기 가부시끼가이샤 | 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법 |
-
1988
- 1988-07-15 JP JP17493888A patent/JPH0226024A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316320A (ja) * | 1995-05-22 | 1996-11-29 | Nec Corp | 半導体装置の製造方法 |
| KR100366171B1 (ko) * | 1999-01-08 | 2002-12-31 | 닛본 덴기 가부시끼가이샤 | 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법 |
| KR100341663B1 (ko) * | 1999-09-27 | 2002-06-24 | 윤종용 | 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법 |
| KR20010037864A (ko) * | 1999-10-20 | 2001-05-15 | 박종섭 | 반도체 소자 제조방법 |
| JP2001244348A (ja) * | 2000-01-18 | 2001-09-07 | Lucent Technol Inc | 半導体デバイスの製造方法。 |
| JP4718021B2 (ja) * | 2000-01-18 | 2011-07-06 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 半導体デバイスの製造方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536951A (en) | Method of producing a layered structure | |
| US4560436A (en) | Process for etching tapered polyimide vias | |
| US5169801A (en) | Method for fabricating a semiconductor device | |
| KR960001595B1 (ko) | 전도층 연결을 위한 단차 영역에서의 제조방법 | |
| JPH0226024A (ja) | 半導体装置の製造方法 | |
| JPS62276552A (ja) | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| US6008105A (en) | Method of planarizing an insulator film using multiple etching steps | |
| CN1148264A (zh) | 半导体器件薄膜的平面化方法 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| KR100364807B1 (ko) | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 | |
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| KR950011642B1 (ko) | 비트라인 콘택 및 캐패시터 콘택을 가진 dram | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JPS62254446A (ja) | 半導体装置 | |
| JPH0697290A (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH05343371A (ja) | 半導体装置の製造方法 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPS63157440A (ja) | 多層構造用配線層 | |
| JPS6134956A (ja) | 配線層の形成方法 |