JPH022596A - 文字図形発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字、図形等をラスター走査により印刷また
は表示するラスター型印刷装置または表示装置に係り、
特に、高品質なハーフトーン文字の発生および文字の輪
郭線によるクリッピングに好適な文字図形発生装置に関
する。

〔従来の技術〕

従来、この種の装置において、高品質文字を発生させる
方式としては、特公昭５３−４１０１７号公報に記載さ
れたものがある。

この従来例では、高品質文字を発生させるためＫ、高品
質文字の輪郭情報をメモリに記憶しておき、文字発生時
に、まず、このメモリから輪郭情情を続出して輪郭線を
発生させ、次に、その輪郭線の内側を”１　”信号に変
換して塗潰しドツト表示式高品質文字信号を発生するよ
うにしている。

〔発明が解決しようとする課魂〕

上記従来技術においては、ハーフトーン文字の発生につ
いて配慮されておらず、ハーフトーン文字の発生および
文字の輪郭によるクリッピング処理を行うには、ＣＰＵ
のソフトウェアで実現しなければならず、多大な処理時
間ヲ焚するという問題があった。

本発明の目的は、ハーフトーン文字、図形等の発生およ
びその輪郭線によるクリッピングを高速に行う文字図形
発生装置を提供することにおる。

〔課題を解決するための手段〕

本発明は、文字、図形等の輪郭情報を保持するベクトル
メモリと、表示または印刷すべきデータをドツト情報と
して保持するフレームメモリと、前記ベクトルメモリ内
の輪郭情報に基づいて前記文字、図形等を前記フレーム
メモリ上にドツト情報として生成する文字発生手段とを
備える文字図形発生装置において、前記ベクトルメモリ
内の輪郭情報に基づいて、当該輪郭線の内側を特定のド
ツトデータで塗りつぶしたパターンを保持する第１のメ
モリと、任意のパターンを保持する第２のメモリと、前
記第１および第２のメモリの内容を続出す際に両内容の
論理演算を行い、該＃Ｂ理演算結果を前記フレームメモ
リに出力する論理演算手段とにより、前記文字発生手段
を構成するようにしたことを特徴とするものである。

前記文字発生手段には、さらに、任意のパターンを保持
する１個以上の第３のメモリと、前記第１および第２の
メモリの両内容の論理演算結果と前記第６のメモリの内
容との論理演算を行う他の論理演算手段とを設けてもよ
い。

〔作用〕

本発明の文字図形発生装置において、ハーフトーン文字
を発生させるには、まず、前記第１のメモリは、ベクト
ルメモリ内の輪郭情報に基づいて、当該輪郭線の内側を
特定のドツトデータ、例えば“１　＃信号で塗りつぶし
たパターンを書き込み、他方、前記第２のメモリには、
任意所望のパターンを書き込んでおく。次に、前記第１
および第２のメモリの内容を続出す際に、前記論理演算
手段によシ、両内容の論理演算を行い、該論理演算結果
を前記フレームメモリに出力する。これによって、文字
輪郭線による第２メモリ内容のクリッピングおよび文字
パターンの第２メモリ内容によるハーフトーン化を高速
に行うことが可能となる。

例えば、輪郭線の内側を塗りつぶしたパターンと、°０
”１　＃が均等に５ｏｔｓずつ存在するパターンとに論
理積演算を施すと、５０％のハーフトーンをもつ文字が
発生する。

〔実施例〕

以下、本発明の一実施例を、第１図、第２図及び第５図
を用いて説明する。

第１図は、本発明の概念を表わした概念図である。（ａ
）から（ｅ）の順に従って説明する。（ａ）では、″Ａ
＃という文字の輪郭情報から輪郭線をビットバタンで発
生させる。この処理は、ベクトルフォントデータに従っ
て、ＣＰＵもしくは描画プロセッサ等が、メモリ上の所
望ビラトラセットする事により行なう。（ｂ）では、（
ａ）で生成した輪郭線で囲まれた領域を“０”もしくは
１１”のデータで塗りつぶす、一方、（ｃ）では文字の
輪郭と輪郭の内側とを区別して描画されるべきパターン
のデータを作る。この領域は文字パターンを作成する全
領域外持ってもよく、また、一部分のみ持つようにして
もよい。′０＃と″１″半分ずつの５０％ハーフトーン
の為の単純なパターンならば、１回読み出し分だけ持つ
事により実現可能でおる。また、メモリｆｔＸＹ平面と
して考えた時のＸ方向の一ラインの読み出しが終了後、
Ｘ成分のアドレスが変化した情報（信号）によシ、デー
タの反転を行なう等の処理をほどこし、所望のパターン
を生成する事も可能でおる。パターン領域を文字パター
ン領域と同じ大きさで持つと、パターン領域内に複雑な
パターン及び図形を展開する事が容易となり、文字の輪
郭線による文字のクリッピング等の複雑な処理も高速で
行なえる。つぎに、（ｄ）では、（ｂ）で生成した文字
マスク情報と、（ｏ）で示すパターンとを重ね合せ、デ
ータの論理槓演ｎを行なって読み出す。

この結果を、フレームバッファ及びドツトパターンに展
開した文字を一時的に保持するデータ構造であるフォン
トキャッシュ等のディスティネーションメモリ上に転送
すると、（、）に示すよりなノ・−７トーンの文字パタ
ーンが得られる。

次に第２図を用いて、本発明の一実施例のシステム構成
について説明する。第２図は、本発明の一実施例を印刷
システムに応用した場合のシステム構成図でアリ、２０
１は、システム全体の管理及び、文字展開等の処理を行
なうＣＰＵ、２０２は文字等の輪郭線形状をベクトル情
報として保持するベクトル情報メモリ、２０５は、ＣＰ
　Ｕ　２０１が実行すべきプログラムの保持及び、ワー
クエリアとして使うメインメモリ、２０４は本発明の中
心となる部分である文字発生部、２０５はラスタースキ
ャンして印刷すべきデータを保持しておくフレームバッ
ファ、２０６ハ、７レームバツフア２０５の内容ヲ受け
とり印刷を行なう印刷装置、２０７は、フレームバッフ
ァ２０５の内容を順次読み出し、同期を取りながらシリ
アルに印刷装［２０６にデータを転送する印刷制御部で
ある。

第２図の文字発生部２０４は、本発明の中心となる重要
な部分であるので、第３図を用いて詳細に説明する。第
５図は文字発生部２０４の構成を示すブロック図であり
、３０１は、第１図（ａ）　、　（ｂ）で示す領域のメ
モリであり文字マスク情報を生成し保持しておく文字マ
スク情報メモリ、５０２は、第１図（ｃ）で示す領域に
相当するパターン情報メモリ、３０５は、双方向バスの
切り換えを行なう３状態ゲートの第１双方向パスバツフ
ア、３０４は第２双方向パスバツフア、３０５は、２人
力の値を論理演算してその結果を出力する論理演算素子
、６０６は、システムのアドレスバス、６０７はシステ
ムのデータバス、３０８は、文字マスク情報メモリと第
１双方向パスバツフアを結ぶ第１双方向データバス、３
０９は第２双方向データバス、５１０は、第１データバ
ス、３１１は第２データバス、６１２は、論理演算素子
口０５の出力信号、３１５は、第１双方向パスバツフア
６０３のハイインピーダンスを制御する第１ゲート信号
、５１４は第２ゲート信号、３１５は双方向バスの方向
を制御する第１方向信号、３１６は第２方向信号である
。なお、双方向バスバッフアロ０３において、第１方向
信号３１５が″１　”ならば、第１双方向データバス６
０８は第１データバス５１０と導通状態となり、“０″
ならば、第１双方向データバス３０８は、データバス６
０７と導通状態になる。第１ゲート信号３１３が“１　
＃ならば、第１双方向パスバツフア３０５は、第１方向
信号３１５に入力される値によって前述の様に制御され
、“０”ならば、第１双方向データバス３０８と、第１
データバス６１０およびデータバス３０７とを切りはな
してハイインピーダンス状態となる。双方向バスバッフ
　７３０４においても同様である。

まず、文字マスク情報メモリ６０１に、文字の輪郭情報
から輪郭線を描画し、輪郭線で囲まれた部分を黒く塗り
つぶす。このとき、第１ゲート信号６１６は“１　、第
２ゲート信号５１４は＠０”、第１方向信号３１５は″
０”となる。次に、パターン情報メモリ！＋０２にノ・
−フトーンパターン、モジ＜はクリッピングすべきデー
タを描画する。このとき第１ゲート信号６１３は“０＃
、第２ゲート倍号６１４は＠１　、第２方向信号３１６
は“０”となる。

なお、文字マスク情報メモリ６０１とパターン情報メモ
リ６０２とは下位アドレスを同一にしておき、文字マス
ク情報メモリ３０１とパターン情報メモリ５０２から同
時にデータを読み出す。このとき、第１ゲート信号５１
３は“１　、第２ゲート信号６１４は＠１　、第１方向
信号３１５は′″１　、第２方向信号３１６は“１　′
となる。文字マスク情報メモリ５０１から読み出された
データは第１双方向データバス５０８を介し第１双方向
パスバツフア５０５に伝送され、さらにその出力は第１
データバス３１０を介して論理演算素子６０５に入力さ
れる。パターン情報メモリ５０２から読み出されたデー
タは同様にして第２データバス３１１を介して論理演算
素子３０５に入力される。論理演算素子６０５は、この
場合２値演算を行なう回路であり１６通りの論理演算が
存在するが、簡単の為に論理積演算を行なうものとし、
もし１６ビツトのデータバスヲ持つシステムならば１６
個の論理積演算回路を内蔵するものである。

ここで、第１図と同様に、文字マスク情報メモリ３０１
に“Ａ”の塗りつぶしパターンがパターン情報メモリ６
０２に斜線で記憶されているとする。

この時、同時に読み出しを行ない論理演算素子６０５で
論理積演算を行ない、別のメモリ上に転送する事により
、斜線によりハーフトーン表現もしくは斜線で修飾され
た文字パターンが得られる。

本実施例によれば、前述した様に、ノ・−７ト一ン文字
パターンの発生もしくは文字の輪郭線によるクリッピン
グを高速に行なえるという効果がある。また、パターン
情報メモリ３０２に全黒を設定する事により全黒の文字
パターンを同一ハードウェアで生成する事も可能である
。

本発明は、文字マスク情報メモリ３０１とパターン情報
メモリ６０２の様に２個のメモリによる構成には限定さ
れず、３個もしくは、それ以上の複数のメモリにより構
成する事も可能である６例えば第１のメモリに全黒の文
字マスク情報を持ち、第２のメモリにハーフトーンのパ
ターンを持ち、第３のメモリには、文字の輪郭線のみの
パターンを持ち、第１のメモリと第２のメモリの出力を
論理状演算し、第３のメモリの出力と前記論理積演算の
結果を論理和演算をする事によシ、黒い輪郭線付きのハ
ーフトーン文字パターンを発生することも可能である。

もしくは、複数のメモリ出力を多段に論理積全敗る事に
より多重のクリッピングも可能である。

また、上記実施例においては、第１のメモリと第２のメ
モリの下位アドレスを同一にして、同時に読み出すハー
ドウェア構成としたが、処理速度の低下を甘受すれば異
なる下位アドレスのメモリエリアを第１と第２０メそり
としてシステムを構成する事も可能である。

また、本発明は、メモリの高速アクセスが可能なＬＳＩ
の単一チップ内に実現する事により、より一層の効果が
得られる。

〔発明の効果〕

本発明によれば、高速に全黒から全白までを含むハーフ
トーンの文字を発生し、印刷及び表示可能になるので、
高速印刷及び高速表示のシステムを実現できるという効
果がある。

また、複雑な輪郭線による多重のクリッピングをも高速
に行なえる効果がある。

【図面の簡単な説明】

第１図は本発明の概念図、第２図は本発明の一実施例の
システム構成図、第３図は本発明の主要部の構成を示す
ブロック図である。 ２０１・・・ＣＰＵ、２０２・・・ベクトル情報メモリ
、２０３・・・メインメモリ、２０４・・・文字発生部
、２０５・・・フレームバッファ、２ｏ６・・・印刷１
ｆｅ置、２０７・・・印刷制御部、３０１・・・文字マ
スク情報メモリ、５０２・・・パターン情報メモリ、１
５　、３０４・・・双方向パスバッファ、３０５・・・
論理演算素子、３０６・・・アドレスバス、３０７・・
・データバス 第　２Ｌ￥１ つ ？Ｄ３ メイ〉メモピノ ２０７・・印Ｐ１佑１荏１１部

Claims (1)

1. 【特許請求の範囲】 １、文字、図形等の輪郭情報を保持するベクトルメモリ
   と、表示または印刷すべきデータをドット情報として保
   持するフレームメモリと、前記ベクトルメモリ内の輪郭
   情報に基づいて前記文字、図形等を前記フレームメモリ
   上にドット情報として生成する文字発生手段とを備える
   文字図形発生装置において、 前記文字発生手段は、前記ベクトルメモリ内の輪郭情報
   に基づいて、当該輪郭線の内側を特定のドットデータで
   塗りつぶしたパターンを保持する第１のメモリと、任意
   のパターンを保持する第２のメモリと、前記第１および
   第２のメモリの内容を読出す際に両内容の論理演算を行
   い、該論理演算結果を前記フレームメモリに出力する論
   理演算手段とを有することを特徴とする文字図形発生装
   置。 ２、前記文字発生手段は、さらに、任意のパターンを保
   持する１個以上の第３のメモリと、前記第１および第２
   のメモリの両内容の論理演算結果と前記第３のメモリの
   内容との論理演算を行う他の論理演算手段とを有するこ
   とを特徴とする請求項１記載の文字図形発生装置。