JPH01275156A - プリンタのキャラクタジェネレータ - Google Patents
プリンタのキャラクタジェネレータInfo
- Publication number
- JPH01275156A JPH01275156A JP63106121A JP10612188A JPH01275156A JP H01275156 A JPH01275156 A JP H01275156A JP 63106121 A JP63106121 A JP 63106121A JP 10612188 A JP10612188 A JP 10612188A JP H01275156 A JPH01275156 A JP H01275156A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- character
- mpu
- signals
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 7
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリンタのキャラクタジェネレータに関する。
従来、プリンタのキャラクタジェネレータは。
印字出力する際にマイクロプロセッサからバス（例えば
アドレスバス）を発生させ、それを入力としてキャラク
タジェネレータからデータを直接出力する方式が用いら
れていた。
アドレスバス）を発生させ、それを入力としてキャラク
タジェネレータからデータを直接出力する方式が用いら
れていた。
上述した従来のプリンタのキャラクタジェネレータは、
キャラクタジェネレータからデータを直接出力する方式
が用いているので、出力ポート数に制限があった。
キャラクタジェネレータからデータを直接出力する方式
が用いているので、出力ポート数に制限があった。
本発明の目的は前記課題を解決したプリンタを提供する
ことにある。
ことにある。
上記目的を達成するため、本発明に係るプリンタのキャ
ラクタジェネレータにおいては、印字すべき文字を決定
し、その文字コードの情報をＭＰＵアドレスバスに、そ
の印字されるべき位置情報をＭＰＵデータバスにそれぞ
れ出力するマイクロプロセッサと、文字パターンを格納
する文字パターン格納メモリと、前記ＭＰＵアドレスバ
スをデコードし、文字を発生させる場合に前記文字パタ
ーン格納メモリをイネーブルする第１のバスデコーダと
、イネーブルになった場合に前記ＭＰＵデータバスをデ
コードし、セレクト信号を出力する第２のバスデコーダ
と、第２のバスデコーダからのセレクト信号を受けて印
字されるべき位置に応じた入力ポートをイネーブルとし
、前記文字パターン格納メモリからの文字パターンを読
み取るＦｉＦｏバッファとを有するものである。
ラクタジェネレータにおいては、印字すべき文字を決定
し、その文字コードの情報をＭＰＵアドレスバスに、そ
の印字されるべき位置情報をＭＰＵデータバスにそれぞ
れ出力するマイクロプロセッサと、文字パターンを格納
する文字パターン格納メモリと、前記ＭＰＵアドレスバ
スをデコードし、文字を発生させる場合に前記文字パタ
ーン格納メモリをイネーブルする第１のバスデコーダと
、イネーブルになった場合に前記ＭＰＵデータバスをデ
コードし、セレクト信号を出力する第２のバスデコーダ
と、第２のバスデコーダからのセレクト信号を受けて印
字されるべき位置に応じた入力ポートをイネーブルとし
、前記文字パターン格納メモリからの文字パターンを読
み取るＦｉＦｏバッファとを有するものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例の回路構成図である。
図において、１はマイクロプロセッサ（ＭＰＵ）、２．
４はバスデコーダ、３１〜３４は文字パターン格納メモ
リ（ＣＧ）、５はＦｉＦｏ（ｆｉｒｓｔ−ｉｎ、ｆｉｒ
ｓｔ−ｏｕｔ）バッファである。
４はバスデコーダ、３１〜３４は文字パターン格納メモ
リ（ＣＧ）、５はＦｉＦｏ（ｆｉｒｓｔ−ｉｎ、ｆｉｒ
ｓｔ−ｏｕｔ）バッファである。
ＭＰＵ １は印字すべき文字を決定し、その文字コード
の情報をＭＰＬＩアドレスバス１２．１３に、その印字
されるべき位置の情報をＭＰＩＪデータバス１１にそれ
ぞれ出力する。
の情報をＭＰＬＩアドレスバス１２．１３に、その印字
されるべき位置の情報をＭＰＩＪデータバス１１にそれ
ぞれ出力する。
バスデコーダ２はＭＰＵアドレスバス１３をデコードし
、文字を発生させる場合に、ＣＧイネーブル信号２０を
出力し、バスデコーダ４をイネーブルとし、また、文字
によりＣＧセレクト信号２１，２２，２３．２４のいず
れかを出力し、 ＣＧ３１，３２，３３．３４のいずれ
かをイネーブルとする。
、文字を発生させる場合に、ＣＧイネーブル信号２０を
出力し、バスデコーダ４をイネーブルとし、また、文字
によりＣＧセレクト信号２１，２２，２３．２４のいず
れかを出力し、 ＣＧ３１，３２，３３．３４のいずれ
かをイネーブルとする。
ＣＧ３１，３２，３３．３４はイネーブルとなった場合
に、ＭＰＵアドレスバス１２に応じた文字のパターンを
ＣＧデータバス４０に出力する。バスデコーダ４はイネ
ーブルとなった場合に、ＭＰＵデータバス１１をデコー
ドし、印字されるべき位置に応じた位置のＦｉＦ。
に、ＭＰＵアドレスバス１２に応じた文字のパターンを
ＣＧデータバス４０に出力する。バスデコーダ４はイネ
ーブルとなった場合に、ＭＰＵデータバス１１をデコー
ドし、印字されるべき位置に応じた位置のＦｉＦ。
バッファ５の入力ポートをイネーブルとするためにＦｉ
Ｆｏセレクト信号４１，４２，４３．４４のいずれかを
出力する。
Ｆｏセレクト信号４１，４２，４３．４４のいずれかを
出力する。
ＦｉＦｏバッファ５はＦｉＦｏセレクト信号４１，４２
，４３．４４の入力によりそれに応じた位置の入力ポー
トをイネーブルとし、ＣＧデータバス４ｏより文字のパ
ターンを読み取る。
４ＦｉＦｏバツフア５の入力ポートはＣＧデータバスの
信号数Ｘ ＦｉＦｏセレクト信号数の分だけあるが、出
力ポートも同数あるものとし、これらの信号は印字され
るべき時刻になれば、自動的に同時に出力される。よっ
て、同時に多くの信号を出力することが可能で高速な印
字に対し追従することができる。
，４３．４４の入力によりそれに応じた位置の入力ポー
トをイネーブルとし、ＣＧデータバス４ｏより文字のパ
ターンを読み取る。
４ＦｉＦｏバツフア５の入力ポートはＣＧデータバスの
信号数Ｘ ＦｉＦｏセレクト信号数の分だけあるが、出
力ポートも同数あるものとし、これらの信号は印字され
るべき時刻になれば、自動的に同時に出力される。よっ
て、同時に多くの信号を出力することが可能で高速な印
字に対し追従することができる。
また、ＭＰＵ１はアドレスバスとデータバスを出力する
だけで良いので、負担が軽くて済む。
だけで良いので、負担が軽くて済む。
さらに、バスデコーダ２にカウンタ機構を設け、ＣＧ３
１，３２，３３，３４を自動出力させると、ＭＰＵ １
の負担をさらに軽減することが可能となる。
１，３２，３３，３４を自動出力させると、ＭＰＵ １
の負担をさらに軽減することが可能となる。
以上説明したように本発明は、バスデコーダとＦｉＦｏ
バッファを用いることにより、出方ボート数の制限を取
り除き、高速印字に対する追従性を高めながら、ＭＰＵ
の負担を軽くすることができ、無理に高価な高速デバイ
スを用いる必要はなくなるという効果を有する。
バッファを用いることにより、出方ボート数の制限を取
り除き、高速印字に対する追従性を高めながら、ＭＰＵ
の負担を軽くすることができ、無理に高価な高速デバイ
スを用いる必要はなくなるという効果を有する。
第１図は本発明の一実施例を示す回路構成図である。
１・・・ＭＰＵ
２・・・バスデコーダ（ＭＰＵアドレスバスデコード用
）４・・・バスデコーダ（ＭＰＵデータバスデコード用
）５・・・ＦｉＦｏバッファ １１・・・ＭＰＵ
データバス１２．１３・・・ＭＰＵアドレスバス ２ｏ
・・・ＣＧイネーブル信号２１．２２，２３．２４−Ｃ
Ｇセレクト信号３１．３２，３３．３４・Ｃ：Ｇ（文字
パターン格納メモ１月４０・・ＣＧデータバス
）４・・・バスデコーダ（ＭＰＵデータバスデコード用
）５・・・ＦｉＦｏバッファ １１・・・ＭＰＵ
データバス１２．１３・・・ＭＰＵアドレスバス ２ｏ
・・・ＣＧイネーブル信号２１．２２，２３．２４−Ｃ
Ｇセレクト信号３１．３２，３３．３４・Ｃ：Ｇ（文字
パターン格納メモ１月４０・・ＣＧデータバス
Claims (1)
- （１）印字すべき文字を決定し、その文字コードの情報
をＭＰＵアドレスバスに、その印字されるべき位置情報
をＭＰＵデータバスにそれぞれ出力するマイクロプロセ
ッサと、文字パターンを格納する文字パターン格納メモ
リと、前記ＭＰＵアドレスバスをデコードし、文字を発
生させる場合に前記文字パターン格納メモリをイネーブ
ルする第１のバスデコーダと、イネーブルになった場合
に前記ＭＰＵデータバスをデコードし、セレクト信号を
出力する第２のバスデコーダと、第２のバスデコーダか
らのセレクト信号を受けて印字されるべき位置に応じた
入力ポートをイネーブルとし、前記文字パターン格納メ
モリからの文字パターンを読み取るＦｉＦｏバッファと
を有することを特徴とするプリンタのキャラクタジェネ
レータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106121A JPH01275156A (ja) | 1988-04-28 | 1988-04-28 | プリンタのキャラクタジェネレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106121A JPH01275156A (ja) | 1988-04-28 | 1988-04-28 | プリンタのキャラクタジェネレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01275156A true JPH01275156A (ja) | 1989-11-02 |
Family
ID=14425611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63106121A Pending JPH01275156A (ja) | 1988-04-28 | 1988-04-28 | プリンタのキャラクタジェネレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01275156A (ja) |
-
1988
- 1988-04-28 JP JP63106121A patent/JPH01275156A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01275156A (ja) | プリンタのキャラクタジェネレータ | |
| JP2661150B2 (ja) | データ転送装置 | |
| KR100205305B1 (ko) | 페이지 모드회로 | |
| JPH022596A (ja) | 文字図形発生装置 | |
| JPS5537672A (en) | Conversion system of dot pattern | |
| JPH04298787A (ja) | ディスプレイ制御回路 | |
| JPH0754930B2 (ja) | デ−タ信号速度変換回路 | |
| JP2560742B2 (ja) | 文字パターン発生装置 | |
| JP2656673B2 (ja) | プリンタ装置 | |
| JPS61263764A (ja) | プリンタ制御方式 | |
| KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
| JPH0444867A (ja) | ページプリンタ用データ制御装置 | |
| JPS631547A (ja) | レ−ザビ−ムプリンタの印字制御装置 | |
| JPH01201890A (ja) | リード・オンリ・メモリ制御回路 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPS59226936A (ja) | 印刷出力装置 | |
| JPH03196190A (ja) | ビットマップメモリの多重化制御方式 | |
| JPH03261573A (ja) | 縮小印字装置 | |
| JPS582884A (ja) | デイスプレイ装置 | |
| JPS61264384A (ja) | 画像処理回路 | |
| JPS6063172A (ja) | 印字制御装置 | |
| JPS63269194A (ja) | 文字パタ−ン合成装置 | |
| KR920001353A (ko) | 프로세서와 코프로세서의 프로세서간 통신방식 | |
| JPS61252173A (ja) | プリンタ制御方式 | |
| JPH03156525A (ja) | データの制御方式 |