JPH04340595A - あみかけ模様データ発生回路 - Google Patents
あみかけ模様データ発生回路Info
- Publication number
- JPH04340595A JPH04340595A JP3139529A JP13952991A JPH04340595A JP H04340595 A JPH04340595 A JP H04340595A JP 3139529 A JP3139529 A JP 3139529A JP 13952991 A JP13952991 A JP 13952991A JP H04340595 A JPH04340595 A JP H04340595A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- frame memory
- address
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Document Processing Apparatus (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、フレームメモリを使用
する表示制御装置に係り、特にフレームメモリに書き込
むべき、あみかけ模様データを簡易に発生するあみかけ
模様データ発生回路に関する。
する表示制御装置に係り、特にフレームメモリに書き込
むべき、あみかけ模様データを簡易に発生するあみかけ
模様データ発生回路に関する。
【0002】
【従来の技術】あみかけ模様とは、ワードプロセッサや
オフィスコンピュータ等のデータ処理装置において、画
像処理によって表示画面上に作成する市松模様等のこと
である。 データ処理装置に利用される従来の表示制
御装置は、図7に示すように、データレジスタ101、
アドレスカウンタ102、フレームメモリ103から構
成されている。
オフィスコンピュータ等のデータ処理装置において、画
像処理によって表示画面上に作成する市松模様等のこと
である。 データ処理装置に利用される従来の表示制
御装置は、図7に示すように、データレジスタ101、
アドレスカウンタ102、フレームメモリ103から構
成されている。
【0003】データレジスタ101は図示しないマイク
ロコンピュータの演算制御部(以下、CPU)等から発
生すべきあみかけ模様データに応じたデータが書き込ま
れる。データレジスタ101に書き込まれたデータはデ
ータバス104を通してフレームメモリ103上に与え
られる。また、不図示CPU等からのY方向アドレスカ
ウント信号105及び、X方向アドレスカウント信号1
06がアドレスカウンタ102に与えられており、該カ
ウンタ102ではこれらアドレスカウント信号105、
106に応じてフレームメモリ103の書き込みアドレ
スを更新する。
ロコンピュータの演算制御部(以下、CPU)等から発
生すべきあみかけ模様データに応じたデータが書き込ま
れる。データレジスタ101に書き込まれたデータはデ
ータバス104を通してフレームメモリ103上に与え
られる。また、不図示CPU等からのY方向アドレスカ
ウント信号105及び、X方向アドレスカウント信号1
06がアドレスカウンタ102に与えられており、該カ
ウンタ102ではこれらアドレスカウント信号105、
106に応じてフレームメモリ103の書き込みアドレ
スを更新する。
【0004】この書き込みアドレスはアドレスバス10
7を通してフレームメモリ103に与えられる。これに
より、フレームメモリ103のアドレスカウンタ102
により指示されるアドレスにデータレジスタ101から
出力されるデータが書き込まれる。こうして、順次アド
レスを更新しながらデータを書き込むことにより、所望
のあみかけ模様データがフレームメモリ103に作成さ
れる。
7を通してフレームメモリ103に与えられる。これに
より、フレームメモリ103のアドレスカウンタ102
により指示されるアドレスにデータレジスタ101から
出力されるデータが書き込まれる。こうして、順次アド
レスを更新しながらデータを書き込むことにより、所望
のあみかけ模様データがフレームメモリ103に作成さ
れる。
【0005】例えば、図の8の(a)に示すようなあみ
かけ模様を作成する場合には、まず図8の(b)に示す
ように同一模様のデータ(図に於ける白抜きはドット“
0”を示し、黒塗りはドット“1”を示すとすれば“1
010”)をフレームメモリ103に1ラインおきに書
き込んだ後、図8の(c)に示すようにデータを“01
01”に変更して、まだ書き込まれていないラインに1
ラインおきに書き込むようにする。
かけ模様を作成する場合には、まず図8の(b)に示す
ように同一模様のデータ(図に於ける白抜きはドット“
0”を示し、黒塗りはドット“1”を示すとすれば“1
010”)をフレームメモリ103に1ラインおきに書
き込んだ後、図8の(c)に示すようにデータを“01
01”に変更して、まだ書き込まれていないラインに1
ラインおきに書き込むようにする。
【0006】
【発明が解決しようとする課題】このように、従来のあ
みかけ模様発生回路であみかけ模様を作成する際には、
1ラインおきにソフトウェアデータを変更して、フレー
ムメモリ上に順次書き込む手段をとっている為に、CP
Uが司るソフトウェアに於ける演算処理速度が遅いとい
った問題を抱えていた。
みかけ模様発生回路であみかけ模様を作成する際には、
1ラインおきにソフトウェアデータを変更して、フレー
ムメモリ上に順次書き込む手段をとっている為に、CP
Uが司るソフトウェアに於ける演算処理速度が遅いとい
った問題を抱えていた。
【0007】このような原因はあみかけ模様をソフトウ
ェアだけに頼って発生するようにしていることにある。
ェアだけに頼って発生するようにしていることにある。
【0008】してみれば、ソフトウェアのみではなくハ
ードウェアも利用すれば、ソフトウェアに対するCPU
の負担を軽減でき、あみかけ模様を高速に発生すること
は明らかである。
ードウェアも利用すれば、ソフトウェアに対するCPU
の負担を軽減でき、あみかけ模様を高速に発生すること
は明らかである。
【0009】本発明の課題は、あまりソフトウェアに頼
らずにハードウェアを利用してあみかけ模様を発生でき
るようにすることである。
らずにハードウェアを利用してあみかけ模様を発生でき
るようにすることである。
【0010】
【課題を解決するための手段】本発明の手段は次の通り
である。初期データ出力手段1(図1の機能ブロック図
参照、以下同じ)は、発生すべき模様に応じた所定ビッ
トのパターンデータを出力する。データ反転手段2は前
記初期条件設定手段1により出力されたパターンデータ
を受け、データ反転信号に応答してこのパターンデータ
を反転出力する。フレームメモリ3は、前記データ反転
手段2により出力されたデータを順次格納する。反転指
示手段4は前記フレームメモリ3の書き込みアドレスに
基づいて、前記データ反転手段2に前記データ反転信号
を与える。
である。初期データ出力手段1(図1の機能ブロック図
参照、以下同じ)は、発生すべき模様に応じた所定ビッ
トのパターンデータを出力する。データ反転手段2は前
記初期条件設定手段1により出力されたパターンデータ
を受け、データ反転信号に応答してこのパターンデータ
を反転出力する。フレームメモリ3は、前記データ反転
手段2により出力されたデータを順次格納する。反転指
示手段4は前記フレームメモリ3の書き込みアドレスに
基づいて、前記データ反転手段2に前記データ反転信号
を与える。
【0011】
【作用】本発明の手段の作用は次の通りである。初期デ
ータ出力手段1が発生すべき模様に応じた所定ビットの
パターンデータを出力すると、データ反転手段2は出力
されたこのパターンデータをセットする。そして、反転
指示手段4が書き込みアドレスに基づいて、前記データ
反転手段2にデータ反転信号を与え、このデータ反転信
号に応答してパターンデータを反転出力する。そして、
フレームメモリ4が、前記データ反転手段2により1ラ
イン毎に反転処理されたデータを順次格納する。従って
、あまりソフトウェアに頼らずにハードウェアであみか
け模様を発生できる。
ータ出力手段1が発生すべき模様に応じた所定ビットの
パターンデータを出力すると、データ反転手段2は出力
されたこのパターンデータをセットする。そして、反転
指示手段4が書き込みアドレスに基づいて、前記データ
反転手段2にデータ反転信号を与え、このデータ反転信
号に応答してパターンデータを反転出力する。そして、
フレームメモリ4が、前記データ反転手段2により1ラ
イン毎に反転処理されたデータを順次格納する。従って
、あまりソフトウェアに頼らずにハードウェアであみか
け模様を発生できる。
【0012】
【実施例】以下、図2から図6を参照して、本発明の一
実施例を説明する。
実施例を説明する。
【0013】図2は、実施例のあみかけ模様発生回路の
ブロック構成図で、図中、11はデータレジスタで、1
2はデータ反転装置、13はアドレスカウンタ、14は
フレームメモリ、15はT−フリップフロップ、16は
CRT等のの表示装置である。データレジスタ11は不
図示の入力部により指示されたあみかけ種類に応じて不
図示のCRT等の制御部からより対応する模様のデータ
がセットされる。データ反転装置12はデータレジスタ
11にセットされたデータを読みだし、フレームメモリ
14の1ライン毎にデータを反転処理してフレームメモ
リ14に出力する。アドレスカウンタ13は、データ反
転装置12から出力されたデータのフレームメモリ14
上へのデータ書き込みアドレスを保持し出力する。尚、
このアドレスカウンタ13の内容は、不図示のCRT等
の制御部から出力されるY方向カウント信号19、X方
向カウント信号20により更新される。T−フリップフ
ロップ15は、Y方向カウント信号19の入力毎に出力
を反転し、この出力をデータ反転信号18として、デー
タ反転装置12に与える。
ブロック構成図で、図中、11はデータレジスタで、1
2はデータ反転装置、13はアドレスカウンタ、14は
フレームメモリ、15はT−フリップフロップ、16は
CRT等のの表示装置である。データレジスタ11は不
図示の入力部により指示されたあみかけ種類に応じて不
図示のCRT等の制御部からより対応する模様のデータ
がセットされる。データ反転装置12はデータレジスタ
11にセットされたデータを読みだし、フレームメモリ
14の1ライン毎にデータを反転処理してフレームメモ
リ14に出力する。アドレスカウンタ13は、データ反
転装置12から出力されたデータのフレームメモリ14
上へのデータ書き込みアドレスを保持し出力する。尚、
このアドレスカウンタ13の内容は、不図示のCRT等
の制御部から出力されるY方向カウント信号19、X方
向カウント信号20により更新される。T−フリップフ
ロップ15は、Y方向カウント信号19の入力毎に出力
を反転し、この出力をデータ反転信号18として、デー
タ反転装置12に与える。
【0014】図3は上記データ反転装置12の回路図で
ある。データ反転装置12はn個のイクスクルーシブO
Rゲート121により構成されており、このゲートの論
理動作によって、データ反転信号入力18の状態に応じ
て反転・非反転の動作が行われる。
ある。データ反転装置12はn個のイクスクルーシブO
Rゲート121により構成されており、このゲートの論
理動作によって、データ反転信号入力18の状態に応じ
て反転・非反転の動作が行われる。
【0015】以下、図4のタイムチャートに従ってデー
タ反転装置12の動作について説明する。
タ反転装置12の動作について説明する。
【0016】データレジスタ11に発生すべき模様に応
じた所定ビットパターンが読み込まれると、データレジ
スタ出力バス17を通して、設定パターンデータがデー
タ反転装置12に入力される。また、アドレスカウンタ
13にデータレジスタ11からのX方向カウント信号2
0が入力するごとに書き込みアドレスは更新され、Y方
向カウント信号19入力により、書き込みラインが変更
される。データ反転装置12は、T−フリップフロップ
15からのデータ反転信号18により、データバス17
を介して与えられるnビットのデータを反転出力する。
じた所定ビットパターンが読み込まれると、データレジ
スタ出力バス17を通して、設定パターンデータがデー
タ反転装置12に入力される。また、アドレスカウンタ
13にデータレジスタ11からのX方向カウント信号2
0が入力するごとに書き込みアドレスは更新され、Y方
向カウント信号19入力により、書き込みラインが変更
される。データ反転装置12は、T−フリップフロップ
15からのデータ反転信号18により、データバス17
を介して与えられるnビットのデータを反転出力する。
【0017】尚、この回路ではデータ反転信号18入力
が“0”のとき否反転、“1”のとき反転出力となる。 そして、この出力が順次フレームメモリ14に与えられ
、あみかけ模様を作成する。
が“0”のとき否反転、“1”のとき反転出力となる。 そして、この出力が順次フレームメモリ14に与えられ
、あみかけ模様を作成する。
【0018】次に、本発明の具体的な動作例として、図
5に示すようなフレームメモリ14に対してアドレスA
よりX方向に3バイト、Y方向に3ラインのあみかけ模
様を作成する場合を考える。
5に示すようなフレームメモリ14に対してアドレスA
よりX方向に3バイト、Y方向に3ラインのあみかけ模
様を作成する場合を考える。
【0019】このフレームメモリ14はX方向のバイト
数がnバイトとすると、アドレスAの右隣のアドレスは
“A+1”,1つ下のラインのアドレスは“A+n”と
なる。尚、データビット幅はビット0とビット1の2ビ
ットとし、データレジスタ11には初期データとして“
10”がセットされるものとする。
数がnバイトとすると、アドレスAの右隣のアドレスは
“A+1”,1つ下のラインのアドレスは“A+n”と
なる。尚、データビット幅はビット0とビット1の2ビ
ットとし、データレジスタ11には初期データとして“
10”がセットされるものとする。
【0020】最初にアドレスカウンタ13はA番地を示
し、データ反転装置12の出力はTフリップフロップ1
5の出力が初期状態=“0”とすると、データレジスタ
11の内容は反転せずにフレームメモリ14に出力する
。従って、アドレス“A”には“10”が書き込まれる
。次に、X方向カウント信号20がアドレスカウンタ1
3に入力されるとアドレスは“+1”されて“A+1”
となる。しかし、X方向カウント信号20はTフリップ
フロップ15には影響を与えないので、データは変化し
ない。従って“A+1”も“10”となる。こうして以
下同様に、X方向の書き込みが終わると今度はYカウン
ト信号19がアドレスカウンタ13内に入力される。す
ると、アドレスカウンタ13の値は“A+n”となりア
ドレスAのすぐ下のアドレスを示す。この時、Y方向カ
ウント信号19はT−フリップフロップ15にも入力さ
れているので、T−フリップフロップ15の出力は“1
”になってデータ反転装置12の出力を反転させる。
し、データ反転装置12の出力はTフリップフロップ1
5の出力が初期状態=“0”とすると、データレジスタ
11の内容は反転せずにフレームメモリ14に出力する
。従って、アドレス“A”には“10”が書き込まれる
。次に、X方向カウント信号20がアドレスカウンタ1
3に入力されるとアドレスは“+1”されて“A+1”
となる。しかし、X方向カウント信号20はTフリップ
フロップ15には影響を与えないので、データは変化し
ない。従って“A+1”も“10”となる。こうして以
下同様に、X方向の書き込みが終わると今度はYカウン
ト信号19がアドレスカウンタ13内に入力される。す
ると、アドレスカウンタ13の値は“A+n”となりア
ドレスAのすぐ下のアドレスを示す。この時、Y方向カ
ウント信号19はT−フリップフロップ15にも入力さ
れているので、T−フリップフロップ15の出力は“1
”になってデータ反転装置12の出力を反転させる。
【0021】従って、このラインにはアドレスに“01
”が書き込まれる。
”が書き込まれる。
【0022】この様に、Y方向カウント信号19の入力
毎にデータ反転装置12の出力が反転・非反転を繰り返
すので、結果として、図6に示すようなあみかけ模様の
画面が表示される。
毎にデータ反転装置12の出力が反転・非反転を繰り返
すので、結果として、図6に示すようなあみかけ模様の
画面が表示される。
【0023】
【発明の効果】本発明によれば、あまりソフトウェアに
頼らずにハードウェアであみかけ模様データを発生でき
るようになる。
頼らずにハードウェアであみかけ模様データを発生でき
るようになる。
【0024】即ち、本発明は、模様発生回路の中にデー
タ反転装置を設けている為、データをフレームメモリ上
の各ライン毎に反転処理することができる。よって、ソ
フトウェアのみにより、各ラインごとにデータを変更す
る従来の方式より、不図示のCPUが司るソフトウェア
に於ける演算処理速度も速いので、ソフトウェアに対す
る負担を軽減することができ、処理速度も高速となる。
タ反転装置を設けている為、データをフレームメモリ上
の各ライン毎に反転処理することができる。よって、ソ
フトウェアのみにより、各ラインごとにデータを変更す
る従来の方式より、不図示のCPUが司るソフトウェア
に於ける演算処理速度も速いので、ソフトウェアに対す
る負担を軽減することができ、処理速度も高速となる。
【0025】従って、ワークステーションのウィンドウ
システムのバック画面を描かせる回路などに使用すると
効果的である。
システムのバック画面を描かせる回路などに使用すると
効果的である。
【図1】本発明の機能ブロック図である。
【図2】実施例のあみかけ模様発生装置のブロック構成
図である。
図である。
【図3】図2中のデータ反転装置の構成例である。
【図4】図3のデータ反転装置の動作例である。
【図5】あみかけ模様が発生されるフレームメモリを示
した図である。
した図である。
【図6】あみかけ模様完成画面を示す図である。
【図7】従来のあみかけ模様発生装置のブロック構成図
である。
である。
【図8】従来のあみかけ模様発生装置の動作を説明する
ため図で、(a)は発生すべきデータ、(b)及び(c
)はそれぞれ1ライン毎にに発生されるデータを示す図
である。
ため図で、(a)は発生すべきデータ、(b)及び(c
)はそれぞれ1ライン毎にに発生されるデータを示す図
である。
1…初期データ出力手段、2…データ反転手段、3…フ
レームメモリ、4…反転指示手段。
レームメモリ、4…反転指示手段。
Claims (1)
- 【請求項1】 発生すべき模様に応じた所定ビットの
パターンデータを出力する初期データ出力手段と、前記
初期データ出力手段により出力されたパターンデータを
受け、データ反転信号に応答して、このパターンデータ
を反転出力するデータ反転手段と、前記データ反転手段
から出力されたデータを順次格納するフレームメモリと
、前記フレームメモリの書き込みアドレスに基づいて、
前記データ反転手段に前記データ反転信号を与える反転
指示手段と、を具備することを特徴とするあみかけ模様
発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3139529A JPH04340595A (ja) | 1991-05-16 | 1991-05-16 | あみかけ模様データ発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3139529A JPH04340595A (ja) | 1991-05-16 | 1991-05-16 | あみかけ模様データ発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04340595A true JPH04340595A (ja) | 1992-11-26 |
Family
ID=15247408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3139529A Pending JPH04340595A (ja) | 1991-05-16 | 1991-05-16 | あみかけ模様データ発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04340595A (ja) |
-
1991
- 1991-05-16 JP JP3139529A patent/JPH04340595A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62295134A (ja) | 画素プロセサ | |
JPS59231591A (ja) | 画像表示装置 | |
JPH04340595A (ja) | あみかけ模様データ発生回路 | |
JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
JP3154741B2 (ja) | 画像処理装置及びその方式 | |
JPH0256678B2 (ja) | ||
JPH04340594A (ja) | あみかけ模様データ発生回路 | |
JPS60118888A (ja) | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 | |
JP2731028B2 (ja) | 表示制御装置 | |
JP2626894B2 (ja) | ビットマップ型表示装置の直線描画回路 | |
JP2731025B2 (ja) | 表示制御装置 | |
JPS62184577A (ja) | 表示制御回路 | |
JP2940294B2 (ja) | 製図装置 | |
JPH10334250A (ja) | アンチエイリアスプロセッサ及び画像処理装置 | |
JPH022596A (ja) | 文字図形発生装置 | |
JPS62166475A (ja) | 画面の重ね合せ方式 | |
JPS62245376A (ja) | 表示メモリ回路 | |
JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
JPH05189581A (ja) | 図形データの書込装置 | |
JPH04298787A (ja) | ディスプレイ制御回路 | |
JPH05108832A (ja) | グラフイツク制御装置 | |
JPS6242189A (ja) | パタ−ン書込装置 | |
JPH0546137A (ja) | 矩形パターン発生回路 | |
JPH1131065A (ja) | 画像表示装置 |