JPH04332091A - ベクトル制御装置 - Google Patents
ベクトル制御装置Info
- Publication number
- JPH04332091A JPH04332091A JP3101406A JP10140691A JPH04332091A JP H04332091 A JPH04332091 A JP H04332091A JP 3101406 A JP3101406 A JP 3101406A JP 10140691 A JP10140691 A JP 10140691A JP H04332091 A JPH04332091 A JP H04332091A
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- line segment
- segment information
- graphic
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013598 vector Substances 0.000 title claims abstract description 24
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、線分から構成される図
形画像を生成するベクトル制御装置に関するものである
。近年、コンピュータの情報処理能力の飛躍的な向上に
より、画像によって情報を見せるコンピュータ・グラフ
ィックスが各界からの注目を浴びている。このコンピュ
ータ・グラフィックスは、ＣＡＤおよびビジネス・グラ
フィックス等を始めとして、各種の科学技術計算および
シュミレーション等のあらゆる分野において利用されて
いる。例えば、ＣＡＤに用いられるディスプレイ装置に
おいては、直線、曲線、円、多角形および文字等の各種
の大量の図形データが扱われるために、高速に画像メモ
リに図形データを展開する必要がある。
形画像を生成するベクトル制御装置に関するものである
。近年、コンピュータの情報処理能力の飛躍的な向上に
より、画像によって情報を見せるコンピュータ・グラフ
ィックスが各界からの注目を浴びている。このコンピュ
ータ・グラフィックスは、ＣＡＤおよびビジネス・グラ
フィックス等を始めとして、各種の科学技術計算および
シュミレーション等のあらゆる分野において利用されて
いる。例えば、ＣＡＤに用いられるディスプレイ装置に
おいては、直線、曲線、円、多角形および文字等の各種
の大量の図形データが扱われるために、高速に画像メモ
リに図形データを展開する必要がある。
【０００２】
【従来の技術】従来の、この種のベクトル制御装置につ
いて、図３に示されているブロック図にもとづき説明す
る。図示されないホスト計算機から送られてくる文字デ
ータを含む各図形データは、図形メモリ２１に書込まれ
て記憶される。次に、この図形メモリ２１に記憶されて
いる各図形データはマイクロプロセッサ２２により順次
に読出される。これら読出される各図形データにおいて
は、例えば １ 実線
（Ｘ１ ，Ｙ１ ）−（Ｘ２ ，Ｙ２ ）２ 点線
（Ｘ３ ，Ｙ
３ ）−（Ｘ４ ，Ｙ４ ）３ アドレス移動
（Ｘ５ ，Ｙ５ ）４ 実線（文
字） あ い う
え お５ 点線
（Ｘ６ ，Ｙ６ ）−（Ｘ７ ，Ｙ７ ）を表
す図形データであるとしてそれら図形データにもとづき
、実線、点線等の線分模様に関する線分情報が順次に書
込まれて記憶される例えば８ビット構成のテクスチャレ
ジスタ２３と、有向線分であるベクトルを生成するディ
ジタル微分解析器２４とに対して、次の処理等が行われ
る。
いて、図３に示されているブロック図にもとづき説明す
る。図示されないホスト計算機から送られてくる文字デ
ータを含む各図形データは、図形メモリ２１に書込まれ
て記憶される。次に、この図形メモリ２１に記憶されて
いる各図形データはマイクロプロセッサ２２により順次
に読出される。これら読出される各図形データにおいて
は、例えば １ 実線
（Ｘ１ ，Ｙ１ ）−（Ｘ２ ，Ｙ２ ）２ 点線
（Ｘ３ ，Ｙ
３ ）−（Ｘ４ ，Ｙ４ ）３ アドレス移動
（Ｘ５ ，Ｙ５ ）４ 実線（文
字） あ い う
え お５ 点線
（Ｘ６ ，Ｙ６ ）−（Ｘ７ ，Ｙ７ ）を表
す図形データであるとしてそれら図形データにもとづき
、実線、点線等の線分模様に関する線分情報が順次に書
込まれて記憶される例えば８ビット構成のテクスチャレ
ジスタ２３と、有向線分であるベクトルを生成するディ
ジタル微分解析器２４とに対して、次の処理等が行われ
る。
【０００３】■テクスチャレジスタ２３に実線として”
１，１，１，１，１，１，１，１”（オール１） を書
込み、次にディジタル微分解析器２４に始点及び終点座
標（Ｘ１ ，Ｙ１ ），（Ｘ２ ，Ｙ２ ）を書込む。 ■テクスチャレジスタ２３に点線として”１，０，１，
０，１，０，１，０” を書込み、次にディジタル微分
解析器２４に始点及び終点座標（Ｘ３ ，Ｙ３ ），（
Ｘ４ ，Ｙ４ ）を書込む。■ディジタル微分解析器２
４に移動位置座標（Ｘ５ ，Ｙ５ ）を書込む。■テク
スチャレジスタ２３に実線として”１，１，１，１，１
，１，１，１” を書込み、次にディジタル微分解析器
２４に文字“あ い う え お”に対応する
移動位置座標としてのストローク文字データをストロー
クテーブル２５から読出して順次に書込む。■テクスチ
ャレジスタ２３に点線として”１，０，１，０，１，０
，１，０” を書込み、次にディジタル微分解析器２４
に始点及び終点座標（Ｘ６ ，Ｙ６ ），（Ｘ７ ，Ｙ
７ ）を書込む。
１，１，１，１，１，１，１，１”（オール１） を書
込み、次にディジタル微分解析器２４に始点及び終点座
標（Ｘ１ ，Ｙ１ ），（Ｘ２ ，Ｙ２ ）を書込む。 ■テクスチャレジスタ２３に点線として”１，０，１，
０，１，０，１，０” を書込み、次にディジタル微分
解析器２４に始点及び終点座標（Ｘ３ ，Ｙ３ ），（
Ｘ４ ，Ｙ４ ）を書込む。■ディジタル微分解析器２
４に移動位置座標（Ｘ５ ，Ｙ５ ）を書込む。■テク
スチャレジスタ２３に実線として”１，１，１，１，１
，１，１，１” を書込み、次にディジタル微分解析器
２４に文字“あ い う え お”に対応する
移動位置座標としてのストローク文字データをストロー
クテーブル２５から読出して順次に書込む。■テクスチ
ャレジスタ２３に点線として”１，０，１，０，１，０
，１，０” を書込み、次にディジタル微分解析器２４
に始点及び終点座標（Ｘ６ ，Ｙ６ ），（Ｘ７ ，Ｙ
７ ）を書込む。
【０００４】このテクスチャレジスタ２３に書込まれた
記憶される線分情報は読出されて画像メモリ２６に与え
られるとともに、この画像メモリ２６にはディジタル微
分解析器２４から移動位置座標にもとづく有向線分が与
えられて、前述の図形データにもとづき図４に示されて
いる図形が画像メモリ２６に書込まれて描画される。
記憶される線分情報は読出されて画像メモリ２６に与え
られるとともに、この画像メモリ２６にはディジタル微
分解析器２４から移動位置座標にもとづく有向線分が与
えられて、前述の図形データにもとづき図４に示されて
いる図形が画像メモリ２６に書込まれて描画される。
【０００５】
【発明が解決しようとする課題】しかしながら、前述さ
れたベクトル制御装置においては、線分情報を書込むテ
クスチャレジスタ２３に全ての線分情報を書込まねばな
らないために、図形を描画する処理速度が遅いという問
題点がある。なお、前述の場合は、例として８ビット構
成のテクスチャレジスタ２３によって説明を行ったが、
通常の場合は１６〜１０２４ビット構成である。本発明
は、このような問題点を解決することを目的として、図
形の描画を高速に処理することができるベクトル制御装
置を提供しようとするものである。
れたベクトル制御装置においては、線分情報を書込むテ
クスチャレジスタ２３に全ての線分情報を書込まねばな
らないために、図形を描画する処理速度が遅いという問
題点がある。なお、前述の場合は、例として８ビット構
成のテクスチャレジスタ２３によって説明を行ったが、
通常の場合は１６〜１０２４ビット構成である。本発明
は、このような問題点を解決することを目的として、図
形の描画を高速に処理することができるベクトル制御装
置を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明によるベクトル制
御装置は、前述された目的を達成するために、図１に原
理構成の原理ブロック図に示されているように、（ａ）
線分模様に関する線分情報が順次に書込まれてその書込
まれる線分情報を記憶する第１の記憶手段１、（ｂ）文
字データを含む図形データにもとづき有向線分を生成す
るベクトル生成手段２、（ｃ）前記第１の記憶手段１か
ら読出される線分情報およびベクトル生成手段２におい
て生成される有向線分が与えられ、文字を含む図形が描
画されてその描画される図形を記憶する第２の記憶手段
３および（ｄ）この第２の記憶手段３に前記第１の記憶
手段１から読出される線分情報を与えるに有効にするか
無効にするかを指定するとともに、無効を指定する場合
には前記第２の記憶手段３にその線分情報に換えて実線
の線分情報として“１”または“０”信号を与える指定
手段４を具える構成を特徴とするものである。
御装置は、前述された目的を達成するために、図１に原
理構成の原理ブロック図に示されているように、（ａ）
線分模様に関する線分情報が順次に書込まれてその書込
まれる線分情報を記憶する第１の記憶手段１、（ｂ）文
字データを含む図形データにもとづき有向線分を生成す
るベクトル生成手段２、（ｃ）前記第１の記憶手段１か
ら読出される線分情報およびベクトル生成手段２におい
て生成される有向線分が与えられ、文字を含む図形が描
画されてその描画される図形を記憶する第２の記憶手段
３および（ｄ）この第２の記憶手段３に前記第１の記憶
手段１から読出される線分情報を与えるに有効にするか
無効にするかを指定するとともに、無効を指定する場合
には前記第２の記憶手段３にその線分情報に換えて実線
の線分情報として“１”または“０”信号を与える指定
手段４を具える構成を特徴とするものである。
【０００７】
【作用】第１の記憶手段１から読出される線分模様に関
する線分情報を、文字を含む図形が描画されて記憶され
る第２の記憶手段３に与えるに指定手段４によって無効
と指定される場合、言い換えれば線分情報として実線の
線分情報が第２の記憶手段３に与えられるような場合に
は、この実線の線分情報を第１の記憶手段１に書込むこ
とを要せずに指定手段４がその実線の線分情報として“
１”または“０”信号を第２の記憶手段３に与える。 したがって、第２の記憶手段３には、ベクトル生成手段
２において生成される有向線分と、指定手段４からの実
線の線分情報としての“１”または“０”信号が与えら
れて文字を含む図形描画されて記憶される。
する線分情報を、文字を含む図形が描画されて記憶され
る第２の記憶手段３に与えるに指定手段４によって無効
と指定される場合、言い換えれば線分情報として実線の
線分情報が第２の記憶手段３に与えられるような場合に
は、この実線の線分情報を第１の記憶手段１に書込むこ
とを要せずに指定手段４がその実線の線分情報として“
１”または“０”信号を第２の記憶手段３に与える。 したがって、第２の記憶手段３には、ベクトル生成手段
２において生成される有向線分と、指定手段４からの実
線の線分情報としての“１”または“０”信号が与えら
れて文字を含む図形描画されて記憶される。
【０００８】逆に、指定手段４によって有効と指定され
る場合、言い換えれば線分情報として実線以外の線分情
報が第２の記憶手段３に与えられるような場合には、指
定手段４は第１の記憶手段１から読出される線分情報を
第２の記憶手段３に与える。したがって、第２の記憶手
段３には、ベクトル生成手段２において生成される有向
線分と、第１の記憶手段１から読出される線分情報とが
与えられて図形が描画されて記憶される。
る場合、言い換えれば線分情報として実線以外の線分情
報が第２の記憶手段３に与えられるような場合には、指
定手段４は第１の記憶手段１から読出される線分情報を
第２の記憶手段３に与える。したがって、第２の記憶手
段３には、ベクトル生成手段２において生成される有向
線分と、第１の記憶手段１から読出される線分情報とが
与えられて図形が描画されて記憶される。
【０００９】
【実施例】次に、本発明によるベクトル制御装置の具体
的一実施例につき、図面を参照しつつ説明する。図２に
おいて、図示されないホスト計算機から送られてくる文
字データを含む各図形データは図形メモリ１１に書込ま
れて記憶され、これら記憶されている各図形データは図
形メモリ１１から前述のようにマイクロプロセッサ１２
により順次に読出される。これら読出される各図形デー
タに、例えば従来例において説明を行ったのと同様の図
形データであるとしてそれら図形データにもとづき、８
ビット構成のテクスチャレジスタ１３、有向線分である
ベクトル生成するディジタル微分解析器１４、更には１
ビット構成のテクスチャレジスタ指定レジスタ１５に対
して、次の処理等が行われる。なお、テクスチャレジス
タ１３には実線以外の点線等の線分模様に関する線分情
報が順次に書込まれて記憶されるとともに、テクスチャ
レジスタ指定レジスタ１５にはテクスチャレジスタ１３
に記憶されて読出される内容を有効にするか無効にする
かの１ビット構成の制御ビットが書込まれ記憶される。
的一実施例につき、図面を参照しつつ説明する。図２に
おいて、図示されないホスト計算機から送られてくる文
字データを含む各図形データは図形メモリ１１に書込ま
れて記憶され、これら記憶されている各図形データは図
形メモリ１１から前述のようにマイクロプロセッサ１２
により順次に読出される。これら読出される各図形デー
タに、例えば従来例において説明を行ったのと同様の図
形データであるとしてそれら図形データにもとづき、８
ビット構成のテクスチャレジスタ１３、有向線分である
ベクトル生成するディジタル微分解析器１４、更には１
ビット構成のテクスチャレジスタ指定レジスタ１５に対
して、次の処理等が行われる。なお、テクスチャレジス
タ１３には実線以外の点線等の線分模様に関する線分情
報が順次に書込まれて記憶されるとともに、テクスチャ
レジスタ指定レジスタ１５にはテクスチャレジスタ１３
に記憶されて読出される内容を有効にするか無効にする
かの１ビット構成の制御ビットが書込まれ記憶される。
【００１０】■テクスチャレジスタ指定レジスタ１５に
無効を示す“０”の制御ビットを書込むとともに、ディ
ジタル微分解析器１４に始点及び終点座標（Ｘ１ ，Ｙ
１ ），（Ｘ２ ，Ｙ２ ）を書込む。■テクスチャレ
ジスタ指定レジスタ１５に有効を示す“１”の制御ビッ
トを書込むとともに、テクスチャレジスタ１３に点線と
して”１，０，１，０，１，０，１，０” を書込み、
更にディジタル微分解析器１４に始点及び終点座標（Ｘ
３ ，Ｙ３ ），（Ｘ４ ，Ｙ４ ）を書込む。■ディ
ジタル微分解析器１４に移動位置座標（Ｘ５ ，Ｙ５
）を書込む。■テクスチャレジスタ指定レジスタ１５に
無効を示す“０”の制御ビットを書込むとともに、ディ
ジタル微分解析器１４に文字“あ い う え
お”に対応する移動位置座標としてのストローク文字
データをストロークテーブル１６から読出して順次に書
込む。■テクスチャレジスタ指定レジスタ１５に有効を
示す“１”の制御ビットを書込むとともに、テクスチャ
レジスタ１３に点線として”１，０，１，０，１，０，
１，０” を順次に書込み、更にディジタル微分解析器
１４に始点及び終点座標（Ｘ６ ，Ｙ６ ），（Ｘ７
，Ｙ７ ）を書込む。
無効を示す“０”の制御ビットを書込むとともに、ディ
ジタル微分解析器１４に始点及び終点座標（Ｘ１ ，Ｙ
１ ），（Ｘ２ ，Ｙ２ ）を書込む。■テクスチャレ
ジスタ指定レジスタ１５に有効を示す“１”の制御ビッ
トを書込むとともに、テクスチャレジスタ１３に点線と
して”１，０，１，０，１，０，１，０” を書込み、
更にディジタル微分解析器１４に始点及び終点座標（Ｘ
３ ，Ｙ３ ），（Ｘ４ ，Ｙ４ ）を書込む。■ディ
ジタル微分解析器１４に移動位置座標（Ｘ５ ，Ｙ５
）を書込む。■テクスチャレジスタ指定レジスタ１５に
無効を示す“０”の制御ビットを書込むとともに、ディ
ジタル微分解析器１４に文字“あ い う え
お”に対応する移動位置座標としてのストローク文字
データをストロークテーブル１６から読出して順次に書
込む。■テクスチャレジスタ指定レジスタ１５に有効を
示す“１”の制御ビットを書込むとともに、テクスチャ
レジスタ１３に点線として”１，０，１，０，１，０，
１，０” を順次に書込み、更にディジタル微分解析器
１４に始点及び終点座標（Ｘ６ ，Ｙ６ ），（Ｘ７
，Ｙ７ ）を書込む。
【００１１】このテクスチャレジスタ指定レジスタ１５
に無効を示す“０”の制御ビットが書込まれている場合
には、この無効を示す“０”の制御ビットがナンド回路
１７を介して“１”信号となって実線の線分情報として
画像メモリ１８に与えられる。この制御ビットが有効を
示す“１”である場合には、テクスチャレジスタ１３に
記憶されて読出される実線以外の点線等の線分模様に関
する線分情報がインバータ回路１９およびナンド回路１
７を介して画像メモリ１８に与えられる。また、この画
像メモリ１８には、ディジタル微分解析器１４から移動
位置座標にもとづく有向線分が与えられて、前述の図形
データにもとづき従来例におけると同様に図４に示され
ている図形が書込まれて描画される。要するに、無効を
示す“０”の制御ビットが実線の線分情報である”１，
１，１，１，１，１，１，１” と同様の動作を行う。
に無効を示す“０”の制御ビットが書込まれている場合
には、この無効を示す“０”の制御ビットがナンド回路
１７を介して“１”信号となって実線の線分情報として
画像メモリ１８に与えられる。この制御ビットが有効を
示す“１”である場合には、テクスチャレジスタ１３に
記憶されて読出される実線以外の点線等の線分模様に関
する線分情報がインバータ回路１９およびナンド回路１
７を介して画像メモリ１８に与えられる。また、この画
像メモリ１８には、ディジタル微分解析器１４から移動
位置座標にもとづく有向線分が与えられて、前述の図形
データにもとづき従来例におけると同様に図４に示され
ている図形が書込まれて描画される。要するに、無効を
示す“０”の制御ビットが実線の線分情報である”１，
１，１，１，１，１，１，１” と同様の動作を行う。
【００１２】本実施例においては、テクスチャレジスタ
１３は８ビット構成であるが、通常は２５６ ビットで
あって線分情報の書込みに多大の時間を要する。本実施
例においては本発明を用いることによりテクスチャレジ
スタ１３への線分情報の書込みは実線の線分情報の書込
み分の２回分が少なくて済み、図形の描画を高速に処理
することができる。
１３は８ビット構成であるが、通常は２５６ ビットで
あって線分情報の書込みに多大の時間を要する。本実施
例においては本発明を用いることによりテクスチャレジ
スタ１３への線分情報の書込みは実線の線分情報の書込
み分の２回分が少なくて済み、図形の描画を高速に処理
することができる。
【００１３】本発明における第１の記憶手段１が本実施
例におけるテクスチャレジスタ１３に対応し、本発明に
おけるベクトル生成手段２が本実施例におけるディジタ
ル微分解析器１４に対応し、本発明における第２の記憶
手段３が本実施例における画像メモリ１８に対応すると
ともに、本発明における指定手段４が本実施例における
テクスチャレジスタ指定レジスタ１５、ナンド回路１７
等に対応している。
例におけるテクスチャレジスタ１３に対応し、本発明に
おけるベクトル生成手段２が本実施例におけるディジタ
ル微分解析器１４に対応し、本発明における第２の記憶
手段３が本実施例における画像メモリ１８に対応すると
ともに、本発明における指定手段４が本実施例における
テクスチャレジスタ指定レジスタ１５、ナンド回路１７
等に対応している。
【００１４】
【発明の効果】以上に説明したように、本発明によれば
、実線の線分情報は書込む必要がなく、図形の描画を高
速に処理することができる。
、実線の線分情報は書込む必要がなく、図形の描画を高
速に処理することができる。
【図面の簡単な説明】
【図１】本発明によるベクトル制御装置の原理構成を示
す原理ブロック図である。
す原理ブロック図である。
【図２】本発明によるベクトル制御装置の具体的一実施
例のブロック回路図である。
例のブロック回路図である。
【図３】従来のブロック回路図である。
【図４】図３において説明した処理における図形データ
の表示様態を示す説明図である。
の表示様態を示す説明図である。
１ 第１の記憶手段
２ ベクトル生成手段
３ 第２の記憶手段
４ 指定手段
１１，２１ 図形メモリ
１２，２２ マイクロプロセッサ１３，２３
テクスチャレジスタ１４，２４ ディ
ジタル微分解析器１５ テクスチャレジ
スタ指定レジスタ１６，２５ ストロークテー
ブル１７ ナンド回路 １８，２６ 画像メモリ １９ インバータ回路
テクスチャレジスタ１４，２４ ディ
ジタル微分解析器１５ テクスチャレジ
スタ指定レジスタ１６，２５ ストロークテー
ブル１７ ナンド回路 １８，２６ 画像メモリ １９ インバータ回路
Claims (1)
- 【請求項１】 （ａ）線分模様に関する線分情報が順
次に書込まれてその書込まれる線分情報を記憶する第１
の記憶手段１、（ｂ）文字データを含む図形データにも
とづき有向線分を生成するベクトル生成手段２、（ｃ）
前記第１の記憶手段１から読出される線分情報およびベ
クトル生成手段２において生成される有向線分が与えら
れ、文字を含む図形が描画されてその描画される図形を
記憶する第２の記憶手段３および（ｄ）この第２の記憶
手段３に前記第１の記憶手段１から読出される線分情報
を与えるに有効にするか無効にするかを指定するととも
に、無効を指定する場合には前記第２の記憶手段３にそ
の線分情報に換えて実線の線分情報として“１”または
“０”信号を与える指定手段４を具えることを特徴とす
るベクトル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101406A JP2773458B2 (ja) | 1991-05-07 | 1991-05-07 | ベクトル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101406A JP2773458B2 (ja) | 1991-05-07 | 1991-05-07 | ベクトル制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04332091A true JPH04332091A (ja) | 1992-11-19 |
| JP2773458B2 JP2773458B2 (ja) | 1998-07-09 |
Family
ID=14299841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101406A Expired - Fee Related JP2773458B2 (ja) | 1991-05-07 | 1991-05-07 | ベクトル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773458B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079037A (ja) * | 1996-09-02 | 1998-03-24 | Nec Corp | 画像処理装置および画像処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266683A (ja) * | 1988-04-18 | 1989-10-24 | Nec Corp | 破線発生装置 |
| JPH0397081A (ja) * | 1989-09-11 | 1991-04-23 | Hitachi Ltd | 図形表示装置 |
-
1991
- 1991-05-07 JP JP3101406A patent/JP2773458B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266683A (ja) * | 1988-04-18 | 1989-10-24 | Nec Corp | 破線発生装置 |
| JPH0397081A (ja) * | 1989-09-11 | 1991-04-23 | Hitachi Ltd | 図形表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079037A (ja) * | 1996-09-02 | 1998-03-24 | Nec Corp | 画像処理装置および画像処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773458B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07501639A (ja) | ピクセル変更ユニット | |
| JP3586991B2 (ja) | テクスチャ・データ読出装置およびレンダリング装置 | |
| JPS63198174A (ja) | 図形処理装置 | |
| JP2549642B2 (ja) | 画像処理装置 | |
| JP2866153B2 (ja) | 文字処理装置及び方法 | |
| JPH04332091A (ja) | ベクトル制御装置 | |
| KR930000693B1 (ko) | 패턴 데이터 발생장치 | |
| Kaya | New trends in graphic display system architecture | |
| JP3110975B2 (ja) | 文字マスク機能付表示装置 | |
| JPH0256678B2 (ja) | ||
| JPS642953B2 (ja) | ||
| JP3092154B2 (ja) | ディジタル描画装置 | |
| JPH0697393B2 (ja) | ビットマップ処理装置 | |
| JPH04331988A (ja) | ストローク文字生成装置 | |
| JPS63243990A (ja) | 文字転送方式 | |
| JP2605609B2 (ja) | ドット表示処理装置 | |
| JPS5961881A (ja) | 図形発生装置 | |
| JPH02168361A (ja) | 座標データを発生するパターンデータ発生装置及びプロセッサ | |
| JPS6350714B2 (ja) | ||
| JP3150319B2 (ja) | 文字パターン発生装置 | |
| JP3007396B2 (ja) | 文字処理装置および文字処理方法 | |
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JPH02201666A (ja) | メモリクリア回路 | |
| JPS6165372A (ja) | ベクトル展開方式 | |
| JPH03278190A (ja) | 多角形塗りつぶし方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980324 |
|
| LAPS | Cancellation because of no payment of annual fees |