JPH02244816A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH02244816A JPH02244816A JP1064219A JP6421989A JPH02244816A JP H02244816 A JPH02244816 A JP H02244816A JP 1064219 A JP1064219 A JP 1064219A JP 6421989 A JP6421989 A JP 6421989A JP H02244816 A JPH02244816 A JP H02244816A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- flip
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔概 要〕
本発明はフィルタ回路に関し、
データ線上に発生した少なくともクロック間隔以内の幅
を持つノイズ信号を、正常なデータには影響を与えず除
去することを目的とし、入力信号の２値レベルをタロツ
ク信号のタイミングで検出して保持するとともに該入力
信号のローレベルではリセットされる第１のフリップフ
ロップ回路と、該入力信号を反転する反転回路と、該反
転回路から出力される反転データの２値レベルを該クロ
ック信号のタイミングで検出して保持するとともに該反
転データのローレベルではリセットされる第２のフリッ
プフロップ回路と、セノト端子が第１のフリ・ンブフロ
ップ回路の出力端子およびリセット端子が第２のフリッ
プフロップ回路の出力端子にそれぞれ接続され、前記ク
ロック信号のタイミングで入力条件を判定して所定の信
号を出力するＪＫフリップフロ・ンブ回路とを備え、少
な（ともクロック間隔より狭いノイズ信号を該入力信号
より除去して該ＪＫフリップフロ７ブ回路より出力する
ように構成する。 〔産業上の利用分野〕 本発明は、クロック信号に同期させてデータ転送を行う
装置等に関し、特にデータ線上に生じた比較的幅の広い
ノイズやクロストークを除去するフィルタ回路に関する
。 データ転送の高速化とともにデータ信号にノイズが生じ
やすくなっており、誤動作を起こす原因となっている。 このため、これを簡易に除去するフィルタ回路が求めら
れている。 〔従来の技術及び発明が解決しようとする課題〕データ
線上のノイズを除去するため、従来では、例えば、コン
デンサと抵抗とを直列に接続し、これをデータ線とアー
ス間に挿入する方法等が採用されている。 このフィルタ回路では、正常なデータには影響を与えな
いよう時定数が設定されるため、除去できるノイズ信号
は幅の小さいものに限られる。 本発明は上記課題に鑑み、正常な信号には影響を与えず
、少なくともクロック幅以内の比較的幅の広いノイズ信
号を簡易に除去するフィルタ回路を提供することを目的
とする。 〔課題を解決するための手段〕 上記目的を達成するため、本発明のフィルタ回路は、第
１図実施例のフィルタ回路ブロック図に示すように、 入力信号の２値レベルをクロック信号のタイミングで検
出して保持するとともに該入力信号のローレベルではリ
セットされる第１のフリップフロップ回路１と、 該入力信号を反転する反転回路４と、 該反転回路４から出力される反転データの２値レベルを
該クロック信号のタイミングで検出して保持するととも
に該反転データのローレベルではリセットされる第２の
フリップフロップ回路２と、セット端子が第１のフリッ
プフロップ回路１の出力端子およびリセット端子が第２
のフリップフロップ回路２の出力端子にそれぞれ接続さ
れ、前記クロック信号のタイミングで入力条件を判定し
て所定信号を出力するＪＫフリンブフロツブ回路３とを
備える。 〔作 用〕 入力信号を第１のフリップフロップ回路１ （以下ＦＦ
回路ｌ）のデータ入力端子およびリセット端子に入力す
ると、入力信号はクロック信号で検出。 保持され出力されるが、入力信号がローレベル（′０”
とする）の間はリセットされる。 つまり、ＦＦ回路ｌは、入力信号のハイレベル１１′″
）をクロック信号で検出した時点からローレベルへの切
り替わり点までの間″１″とする信号を出力する。 同様にして入力信号を反転して第２のフリップフロップ
回路（以下ＦＦ回路２）の入力端子およびリセット端子
に入力すると、ＦＦ回路２は、反転データのハイレベル
（入力信号のローレベル）をクロック信号で検出した時
点から次のローレベルへの切り替わり点までの間″１″
とする信号を出力する。 この２組の出力信号をＪＫ−ＦＦ回路３のＪおよびに端
子にそれぞれ入力すると、ＪＫ−ＦＦ回路３はクロック
信号のタイミングで入力条件を判定し、所定の信号を出
力するが、ＦＦ回路１の出力は入力信号のハイレベルへ
の切り替わりを検出したものであり、またＦＦ回路２は
ローレベルへの切り替わりを検出したものであるから、
所定のパルス幅（？１敗クロック間隔）を持つ正常な信
号はクロック信号に同期してＪＫ−ＦＦ回路３より出力
される。 一方、クロック信号間隔以下の幅を持つノイズ信号は、
ＦＦ回路ｌによりクロック信号と次のクロック信号との
間に存在するように切り取られ、且つＦＦ回路１．２は
同一信号を反転したものを人力としているため（１１）
とはならないから、（ＪＫ）入力は
を持つノイズ信号を、正常なデータには影響を与えず除
去することを目的とし、入力信号の２値レベルをタロツ
ク信号のタイミングで検出して保持するとともに該入力
信号のローレベルではリセットされる第１のフリップフ
ロップ回路と、該入力信号を反転する反転回路と、該反
転回路から出力される反転データの２値レベルを該クロ
ック信号のタイミングで検出して保持するとともに該反
転データのローレベルではリセットされる第２のフリッ
プフロップ回路と、セノト端子が第１のフリ・ンブフロ
ップ回路の出力端子およびリセット端子が第２のフリッ
プフロップ回路の出力端子にそれぞれ接続され、前記ク
ロック信号のタイミングで入力条件を判定して所定の信
号を出力するＪＫフリップフロ・ンブ回路とを備え、少
な（ともクロック間隔より狭いノイズ信号を該入力信号
より除去して該ＪＫフリップフロ７ブ回路より出力する
ように構成する。 〔産業上の利用分野〕 本発明は、クロック信号に同期させてデータ転送を行う
装置等に関し、特にデータ線上に生じた比較的幅の広い
ノイズやクロストークを除去するフィルタ回路に関する
。 データ転送の高速化とともにデータ信号にノイズが生じ
やすくなっており、誤動作を起こす原因となっている。 このため、これを簡易に除去するフィルタ回路が求めら
れている。 〔従来の技術及び発明が解決しようとする課題〕データ
線上のノイズを除去するため、従来では、例えば、コン
デンサと抵抗とを直列に接続し、これをデータ線とアー
ス間に挿入する方法等が採用されている。 このフィルタ回路では、正常なデータには影響を与えな
いよう時定数が設定されるため、除去できるノイズ信号
は幅の小さいものに限られる。 本発明は上記課題に鑑み、正常な信号には影響を与えず
、少なくともクロック幅以内の比較的幅の広いノイズ信
号を簡易に除去するフィルタ回路を提供することを目的
とする。 〔課題を解決するための手段〕 上記目的を達成するため、本発明のフィルタ回路は、第
１図実施例のフィルタ回路ブロック図に示すように、 入力信号の２値レベルをクロック信号のタイミングで検
出して保持するとともに該入力信号のローレベルではリ
セットされる第１のフリップフロップ回路１と、 該入力信号を反転する反転回路４と、 該反転回路４から出力される反転データの２値レベルを
該クロック信号のタイミングで検出して保持するととも
に該反転データのローレベルではリセットされる第２の
フリップフロップ回路２と、セット端子が第１のフリッ
プフロップ回路１の出力端子およびリセット端子が第２
のフリップフロップ回路２の出力端子にそれぞれ接続さ
れ、前記クロック信号のタイミングで入力条件を判定し
て所定信号を出力するＪＫフリンブフロツブ回路３とを
備える。 〔作 用〕 入力信号を第１のフリップフロップ回路１ （以下ＦＦ
回路ｌ）のデータ入力端子およびリセット端子に入力す
ると、入力信号はクロック信号で検出。 保持され出力されるが、入力信号がローレベル（′０”
とする）の間はリセットされる。 つまり、ＦＦ回路ｌは、入力信号のハイレベル１１′″
）をクロック信号で検出した時点からローレベルへの切
り替わり点までの間″１″とする信号を出力する。 同様にして入力信号を反転して第２のフリップフロップ
回路（以下ＦＦ回路２）の入力端子およびリセット端子
に入力すると、ＦＦ回路２は、反転データのハイレベル
（入力信号のローレベル）をクロック信号で検出した時
点から次のローレベルへの切り替わり点までの間″１″
とする信号を出力する。 この２組の出力信号をＪＫ−ＦＦ回路３のＪおよびに端
子にそれぞれ入力すると、ＪＫ−ＦＦ回路３はクロック
信号のタイミングで入力条件を判定し、所定の信号を出
力するが、ＦＦ回路１の出力は入力信号のハイレベルへ
の切り替わりを検出したものであり、またＦＦ回路２は
ローレベルへの切り替わりを検出したものであるから、
所定のパルス幅（？１敗クロック間隔）を持つ正常な信
号はクロック信号に同期してＪＫ−ＦＦ回路３より出力
される。 一方、クロック信号間隔以下の幅を持つノイズ信号は、
ＦＦ回路ｌによりクロック信号と次のクロック信号との
間に存在するように切り取られ、且つＦＦ回路１．２は
同一信号を反転したものを人力としているため（１１）
とはならないから、（ＪＫ）入力は
〔００〕または〔０
１〕となり、ＪＫ−ＦＦ回路３の出力はノイズ信号に対
して常に＃０”を出力する。 以、トのごと（、ＦＦ回路ｌ、２、反転回路４ならびに
ＪＫ−ＦＦ回路３を第１図のごとく接続すれば、少なく
ともクロック信号間隔以下のパルス幅を持つノイズ信号
を入力信号より除去することができる。 〔実施例〕 本発明の実施例を図を用いて詳細に説明する。 第１図は実施例のフィルタ回路ブロック図、第２図は動
作タイムチャート図である。 第１図において、 ｌはＤ ＴＹＰＥのＦＦ回路（第１のフリップフロップ
回路）で、クロック信号ＣＬにの立ち上がりで口端子（
データ入力端子）に入力された入力信号Ａの２値データ
を保持し口端子に信号ａとして出力するとともに、入力
信号Ａのローレベルではリセットされるもの、 ２はＩ） ＴＹＰＩＥのＦＦ回路（第２のフリップフロ
ップ回路）でりＣｌツタ信号ＣＬにの立ち上がりで口端
子に入力された反転信号Ｗの２値データを保持り、口端
子に信号−タｂとして出力するとともに、反転信号Ｗの
ローレベルでリセットされるもの、３はＪＫ−ＦＦ回路
で、Ｊ、 Ｋ端子の入力条件をクロック信号ＣＬにの
立ち下がりで判定し、衆知の条件、即ち、 ＫＱ ０ ０ 前の状態を保持 ｌ ｌ 前の状態を反転 に従う２値データを保持してＱ＠子に出力信号Ｂを出力
するもの、 ４は入力信号Ａを反転するインバータ（反転回路）、 ５はクロック信号ＣＬにを反転するインバータであり、
それぞれ第１図のように接続される。 以上のごとく構成されたフィルタ回路において、第２図
を参照しつつ動作を説明する。 （１）正常なデータに対する動作 データ線上転送された入力信号ＡはＦＦ回路ｌの口端子
とＲＥＳ端子（リセット端子）に入力され、またインバ
ータ４で反転されてＦＦ回路２の口端子とＲＥＳ端子と
に入力される。 ＦＦ回路ｌでは、ローレベル（” ｏ ”とする）から
ハイレベル（”１″とし、１″の区間をデータＤとする
）への変化はクロック信号ＣＬＫの立ち上がりで検出さ
れ保持されて、出力端子Ｑにはデータａとして“ビ°が
出力されるが、データＤが終了（ローレベル）するとリ
セットされてこの時点で信号ａは“０”となる。 第３図ａはＦＦ回路１のＱ端子出力、信号ａを示したも
ので、データＤの立ち上がりをクロック信号ＣＬＫで検
出した時点（目）よりそのデータの立ち下がり（【２）
までの間が１″となる。 同様にして入力信号Ａを反転してＦＦ回路２に人力する
と、反転信号Ｗのハイレヘル（即ち入力信号へのローレ
ベル）への切り替わりをクロック信号ＣＬにで検出した
時点（ｔ３）より次のデータＤの先端（図示せず）まで
の間″１″とする信号すがＦＦ回路２のＱｉ子より出力
される。 二ＯＦＦ回路１．２の出力がＪＫ−ＦＦ回路３のＪおよ
びに端子にそれぞれ入力されると、Ｊ入力のデータの立
ち上がりから、Ｋ人力のデータのｑち上がりまでの間ハ
イレベル”１″に保持された出力信号ＢがＦＦ回路３の
ＱＯｆｉ子から出力される。 この出力信号Ｂは、前述の入力条件に従ってロック信号
ＣＬにの立ら下がりで判定、出力されたもので、第２図
Ｂに示すごとく、正常なデータＤはクロック信号ＣＩＪ
に同期したデータＤ゛とじて出力される。 （２）ノイズ信号に対する動作 このようなフィルタ回路に、クロック間隔Ｔより狭いノ
イズ信号ｎが入力されると、ＦＦ回路１では、クロック
信号とクロック信号との間に収まるノイズ信号ｎ“ と
して出力される。 また、Ｆ Ｆ回路２から、ノイズ信号ｎ終了後のしコー
レヘルが検出された時点より次のデータｌ〕の先頭まで
１゛となるノイズ信号ｎ”として出力される。 しかし、ノイズ信号ｎ°またはｎ”°が出力されている
ききは、ＦＦ回路２．ＦＦ回路ｌは互いにリセットされ
ているから、入力条件は（Ｊ、Ｋ ） ＝〔１１〕とは
ならず、またノイズ信号ｎ′はクロック間隔内にあるた
めＪＫ−ＦＦ回路３では検出されず、（Ｊ、に） ＝
［００１、１０１１となるためノイズ信号ｎに対しては
常にＪＫ−ＦＦ回路の０端子には”０′が出力される。 以上のごとく、クロック間隔Ｔよりパルス幅の狭いノイ
ズ信号ｎは必ず除去される。 なお、クロック間隔Ｔを越える（２Ｔ以内）ノイズ信号
ｎが発生しても、クロック信号ＣＬにとの位相によって
はＦＦ回路１の出力がクロック閣内に収まり除去できる
場合があることは言うまでもない。 以上のごとく本発明のフィルタ回路によれば、正常なデ
ータに対してはＪＫ−ＦＦ回路３のＱ端子よりクロック
に同期した信号が得られ、且つ少なくともクロック間隔
以内のパルス幅を持つ２ノイズ信号を完全に除去するこ
とができる。 「発明の効果〕 本発明は、２組のＦＦ回路とＪ Ｋ −Ｆ Ｆ回路とを
構成して、正常なデータには影響を与えず、少なくとも
クロック間隔以下のパルス幅を有するノイズを除去する
フィルタ回路を提供するもので、４データ転送において
発生した比較的幅の広い、ノイズを除去できるため、デ
ータ処理の高速化が容易となる効果がある。
１〕となり、ＪＫ−ＦＦ回路３の出力はノイズ信号に対
して常に＃０”を出力する。 以、トのごと（、ＦＦ回路ｌ、２、反転回路４ならびに
ＪＫ−ＦＦ回路３を第１図のごとく接続すれば、少なく
ともクロック信号間隔以下のパルス幅を持つノイズ信号
を入力信号より除去することができる。 〔実施例〕 本発明の実施例を図を用いて詳細に説明する。 第１図は実施例のフィルタ回路ブロック図、第２図は動
作タイムチャート図である。 第１図において、 ｌはＤ ＴＹＰＥのＦＦ回路（第１のフリップフロップ
回路）で、クロック信号ＣＬにの立ち上がりで口端子（
データ入力端子）に入力された入力信号Ａの２値データ
を保持し口端子に信号ａとして出力するとともに、入力
信号Ａのローレベルではリセットされるもの、 ２はＩ） ＴＹＰＩＥのＦＦ回路（第２のフリップフロ
ップ回路）でりＣｌツタ信号ＣＬにの立ち上がりで口端
子に入力された反転信号Ｗの２値データを保持り、口端
子に信号−タｂとして出力するとともに、反転信号Ｗの
ローレベルでリセットされるもの、３はＪＫ−ＦＦ回路
で、Ｊ、 Ｋ端子の入力条件をクロック信号ＣＬにの
立ち下がりで判定し、衆知の条件、即ち、 ＫＱ ０ ０ 前の状態を保持 ｌ ｌ 前の状態を反転 に従う２値データを保持してＱ＠子に出力信号Ｂを出力
するもの、 ４は入力信号Ａを反転するインバータ（反転回路）、 ５はクロック信号ＣＬにを反転するインバータであり、
それぞれ第１図のように接続される。 以上のごとく構成されたフィルタ回路において、第２図
を参照しつつ動作を説明する。 （１）正常なデータに対する動作 データ線上転送された入力信号ＡはＦＦ回路ｌの口端子
とＲＥＳ端子（リセット端子）に入力され、またインバ
ータ４で反転されてＦＦ回路２の口端子とＲＥＳ端子と
に入力される。 ＦＦ回路ｌでは、ローレベル（” ｏ ”とする）から
ハイレベル（”１″とし、１″の区間をデータＤとする
）への変化はクロック信号ＣＬＫの立ち上がりで検出さ
れ保持されて、出力端子Ｑにはデータａとして“ビ°が
出力されるが、データＤが終了（ローレベル）するとリ
セットされてこの時点で信号ａは“０”となる。 第３図ａはＦＦ回路１のＱ端子出力、信号ａを示したも
ので、データＤの立ち上がりをクロック信号ＣＬＫで検
出した時点（目）よりそのデータの立ち下がり（【２）
までの間が１″となる。 同様にして入力信号Ａを反転してＦＦ回路２に人力する
と、反転信号Ｗのハイレヘル（即ち入力信号へのローレ
ベル）への切り替わりをクロック信号ＣＬにで検出した
時点（ｔ３）より次のデータＤの先端（図示せず）まで
の間″１″とする信号すがＦＦ回路２のＱｉ子より出力
される。 二ＯＦＦ回路１．２の出力がＪＫ−ＦＦ回路３のＪおよ
びに端子にそれぞれ入力されると、Ｊ入力のデータの立
ち上がりから、Ｋ人力のデータのｑち上がりまでの間ハ
イレベル”１″に保持された出力信号ＢがＦＦ回路３の
ＱＯｆｉ子から出力される。 この出力信号Ｂは、前述の入力条件に従ってロック信号
ＣＬにの立ら下がりで判定、出力されたもので、第２図
Ｂに示すごとく、正常なデータＤはクロック信号ＣＩＪ
に同期したデータＤ゛とじて出力される。 （２）ノイズ信号に対する動作 このようなフィルタ回路に、クロック間隔Ｔより狭いノ
イズ信号ｎが入力されると、ＦＦ回路１では、クロック
信号とクロック信号との間に収まるノイズ信号ｎ“ と
して出力される。 また、Ｆ Ｆ回路２から、ノイズ信号ｎ終了後のしコー
レヘルが検出された時点より次のデータｌ〕の先頭まで
１゛となるノイズ信号ｎ”として出力される。 しかし、ノイズ信号ｎ°またはｎ”°が出力されている
ききは、ＦＦ回路２．ＦＦ回路ｌは互いにリセットされ
ているから、入力条件は（Ｊ、Ｋ ） ＝〔１１〕とは
ならず、またノイズ信号ｎ′はクロック間隔内にあるた
めＪＫ−ＦＦ回路３では検出されず、（Ｊ、に） ＝
［００１、１０１１となるためノイズ信号ｎに対しては
常にＪＫ−ＦＦ回路の０端子には”０′が出力される。 以上のごとく、クロック間隔Ｔよりパルス幅の狭いノイ
ズ信号ｎは必ず除去される。 なお、クロック間隔Ｔを越える（２Ｔ以内）ノイズ信号
ｎが発生しても、クロック信号ＣＬにとの位相によって
はＦＦ回路１の出力がクロック閣内に収まり除去できる
場合があることは言うまでもない。 以上のごとく本発明のフィルタ回路によれば、正常なデ
ータに対してはＪＫ−ＦＦ回路３のＱ端子よりクロック
に同期した信号が得られ、且つ少なくともクロック間隔
以内のパルス幅を持つ２ノイズ信号を完全に除去するこ
とができる。 「発明の効果〕 本発明は、２組のＦＦ回路とＪ Ｋ −Ｆ Ｆ回路とを
構成して、正常なデータには影響を与えず、少なくとも
クロック間隔以下のパルス幅を有するノイズを除去する
フィルタ回路を提供するもので、４データ転送において
発生した比較的幅の広い、ノイズを除去できるため、デ
ータ処理の高速化が容易となる効果がある。
第１図は実施例のフィルタ回路ブロック図、第２図は動
作タイムチャート図である。 図中、 １は第１のフリップフロンブ回路、ＦＦ回路、２は第２
のフリンブフロンブ回路、ＦＦ回路、３はＪＫフリ、ブ
フロップ回路、ＪＫ−ＦＦ回路、４゜５は反転回路、イ
ンバータである。
作タイムチャート図である。 図中、 １は第１のフリップフロンブ回路、ＦＦ回路、２は第２
のフリンブフロンブ回路、ＦＦ回路、３はＪＫフリ、ブ
フロップ回路、ＪＫ−ＦＦ回路、４゜５は反転回路、イ
ンバータである。
Claims (1)
- 【特許請求の範囲】 入力信号の２値レベルをクロック信号のタイミングで検
出して保持するとともに該入力信号のローレベルではリ
セットされる第１のフリップフロップ回路（１）と、 該入力信号を反転する反転回路（４）と、 該反転回路（４）から出力される反転データの２値レベ
ルを該クロック信号のタイミングで検出して保持すると
ともに該反転データのローレベルではリセットされる第
２のフリップフロップ回路（２）と、 セット端子が第１のフリップフロップ回路の出力端子お
よびリセット端子が第２のフリップフロップ回路の出力
端子にそれぞれ接続され、前記クロック信号のタイミン
グで入力条件を判定して所定の信号を出力するＪＫフリ
ップフロップ回路（３）と を備え、少なくともクロック間隔より狭いノイズ信号を
該入力信号より除去して該ＪＫフリップフロップ回路よ
り出力することを特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064219A JPH02244816A (ja) | 1989-03-16 | 1989-03-16 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064219A JPH02244816A (ja) | 1989-03-16 | 1989-03-16 | フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244816A true JPH02244816A (ja) | 1990-09-28 |
Family
ID=13251770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064219A Pending JPH02244816A (ja) | 1989-03-16 | 1989-03-16 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196213A (en) * | 1990-03-29 | 1993-03-23 | Fanuc Ltd. | Ejector mechanism in an injection molding machine |
-
1989
- 1989-03-16 JP JP1064219A patent/JPH02244816A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196213A (en) * | 1990-03-29 | 1993-03-23 | Fanuc Ltd. | Ejector mechanism in an injection molding machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890005745A (ko) | 내-준안전성 플립-플롭 및 준안정 상태발생 가능성을 감소시키기 위한 방법 | |
| JPH02244816A (ja) | フィルタ回路 | |
| US4255712A (en) | Digital waveform conditioning circuit | |
| JP2682520B2 (ja) | エッジ検出回路 | |
| KR100548800B1 (ko) | 디지털 필터 | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPH04223729A (ja) | 信号同期化回路装置 | |
| SU1285578A2 (ru) | Устройство дл тактовой синхронизации | |
| JPH0449409A (ja) | パラレルインターフエイス用雑音防止回路 | |
| JPS59128850A (ja) | 雑音除去回路 | |
| JPS617718A (ja) | 雑音除去回路 | |
| SU437208A1 (ru) | Синхронизатор импульсов | |
| JPS6354034A (ja) | 複数バルス列検出回路 | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| JPH0223092B2 (ja) | ||
| JPH05243923A (ja) | 雑音除去回路 | |
| JPS6453624A (en) | Clock interruption detecting circuit | |
| JPH0685628A (ja) | クロック断検出回路 | |
| JPH04250366A (ja) | 信号断検出装置 | |
| JPS63131214A (ja) | クロック断検出回路 | |
| JPS6141220A (ja) | デイジタル信号遅延回路 | |
| JPH04124929A (ja) | クロック断検出回路 | |
| JPH0661805A (ja) | 同期化回路 | |
| JPH09224055A (ja) | ２進出力信号を発生する回路装置 | |
| JPH04186914A (ja) | 仮保持回路 |