JPH04124929A - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JPH04124929A JPH04124929A JP2246575A JP24657590A JPH04124929A JP H04124929 A JPH04124929 A JP H04124929A JP 2246575 A JP2246575 A JP 2246575A JP 24657590 A JP24657590 A JP 24657590A JP H04124929 A JPH04124929 A JP H04124929A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- output
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 17
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は網同期装置などにおけるクロック断検出回路に
関する。
関する。
従来のクロック断検出回路は、第３図及び第４図に示す
ように、マルチバイブレータにコンデンサ及び抵抗を付
加して断時間を定めている。
ように、マルチバイブレータにコンデンサ及び抵抗を付
加して断時間を定めている。
この従来のクロック検出回路では、装置間でクロック断
にもかからずケーブル等に雑音が重畳された時、クロッ
ク有りと検出する問題がある。
にもかからずケーブル等に雑音が重畳された時、クロッ
ク有りと検出する問題がある。
本発明のクロック断検出回路は、入力されるクロック変
化点を検出する変化点検出回路と、前記変化点検出回路
の出力を判定する変化点判定回路と、前記クロックを第
１入力とし前記変化点判定回路の出力を第２入力とする
ゲート回路と、前記ゲート回路の出力をリセット信号と
して入力しクロックの数をカウントし断信号を出力する
カウンタ回路と、前記カウンタ回路の出力をクロックパ
ルスとして受信し前記ゲート回路の出力をリセット信号
として入力するフリップフロップ回路とを備える。
化点を検出する変化点検出回路と、前記変化点検出回路
の出力を判定する変化点判定回路と、前記クロックを第
１入力とし前記変化点判定回路の出力を第２入力とする
ゲート回路と、前記ゲート回路の出力をリセット信号と
して入力しクロックの数をカウントし断信号を出力する
カウンタ回路と、前記カウンタ回路の出力をクロックパ
ルスとして受信し前記ゲート回路の出力をリセット信号
として入力するフリップフロップ回路とを備える。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のクロック断検出回路の構成
を示し、第２図は動作を説明する図である。変化点検出
回路７はフリップフロップより構成される回路であり、
クロック入力１の立上り及び立下りを検出する。変化点
判定回路は８は１ビツトシフト回路とアップダウンカウ
ンタ等で構成され、変化点の数が事前に定めた数より多
い時は”ＬＯＷ″を出力し、一致またはそれ以下の場合
はＨＩＧＨ″を出力する。０連カウンタ４はＡＮＤゲー
ト３の出力パルス（Ｃ）がない時、ダウン検出クロック
２をカウントし、定めた個数をカウントした時、ダウン
パルス（Ｄ）をフリップフロップ５のクロックとして送
出し、フリップフロップ５に定めた個数以前にＡＮＤゲ
ート３の出力パルス（Ｃ）を受信した時、カウンタをリ
セットする。このとき、フリップフロップ５も同様のリ
セットをしダウン信号６を停止する。
を示し、第２図は動作を説明する図である。変化点検出
回路７はフリップフロップより構成される回路であり、
クロック入力１の立上り及び立下りを検出する。変化点
判定回路は８は１ビツトシフト回路とアップダウンカウ
ンタ等で構成され、変化点の数が事前に定めた数より多
い時は”ＬＯＷ″を出力し、一致またはそれ以下の場合
はＨＩＧＨ″を出力する。０連カウンタ４はＡＮＤゲー
ト３の出力パルス（Ｃ）がない時、ダウン検出クロック
２をカウントし、定めた個数をカウントした時、ダウン
パルス（Ｄ）をフリップフロップ５のクロックとして送
出し、フリップフロップ５に定めた個数以前にＡＮＤゲ
ート３の出力パルス（Ｃ）を受信した時、カウンタをリ
セットする。このとき、フリップフロップ５も同様のリ
セットをしダウン信号６を停止する。
〔発明の効果〕
以上説明したように本発明によれば、クロック断時に雑
音が入力されても正常にクロック断と検出できる。
音が入力されても正常にクロック断と検出できる。
第１図及び第２図は本発明の一実施例を示す図、第３図
及び第４図は従来例を示す図である。 １・・・クロック入力、２・・・ダウン検出クロック、
３・・・ＡＮＤゲート、４・・・０連カウンタ、５・・
・フリップフロップ、６・・・ダウン信号、７・・・変
化点検出回路、８・・・変化点判定回路６
及び第４図は従来例を示す図である。 １・・・クロック入力、２・・・ダウン検出クロック、
３・・・ＡＮＤゲート、４・・・０連カウンタ、５・・
・フリップフロップ、６・・・ダウン信号、７・・・変
化点検出回路、８・・・変化点判定回路６
Claims (1)
- 入力されるクロック変化点を検出する変化点検出回路と
、前記変化点検出回路の出力を判定する変化点判定回路
と、前記クロックを第１入力とし前記変化点判定回路の
出力を第２入力とするゲート回路と、前記ゲート回路の
出力をリセット信号として入力しクロックの数をカウン
トし断信号を出力するカウンタ回路と、前記カウンタ回
路の出力をクロックパルスとして受信し前記ゲート回路
の出力をリセット信号として入力するフリップフロップ
回路とを備えることを特徴とするクロック断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246575A JPH04124929A (ja) | 1990-09-17 | 1990-09-17 | クロック断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246575A JPH04124929A (ja) | 1990-09-17 | 1990-09-17 | クロック断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124929A true JPH04124929A (ja) | 1992-04-24 |
Family
ID=17150461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2246575A Pending JPH04124929A (ja) | 1990-09-17 | 1990-09-17 | クロック断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04124929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994010801A1 (en) * | 1992-11-05 | 1994-05-11 | Ampex Systems Corporation | Input clock presence detector for a digital video input signal |
-
1990
- 1990-09-17 JP JP2246575A patent/JPH04124929A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994010801A1 (en) * | 1992-11-05 | 1994-05-11 | Ampex Systems Corporation | Input clock presence detector for a digital video input signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04124929A (ja) | クロック断検出回路 | |
| US4882545A (en) | Circuit arrangement for detecting a critical frequency of input pulses | |
| US5349387A (en) | Apparatus for detecting polarity of an input signal | |
| JPH0481017A (ja) | クロック断検出回路 | |
| JP2003216267A (ja) | クロック断検出回路 | |
| KR100282778B1 (ko) | 시스템 클럭 유실 검출 회로 | |
| KR0153911B1 (ko) | 클럭 복원을 위한 디지탈 순차 랜덤 워크 필터 | |
| JPS62112418A (ja) | 光電スイツチ | |
| JPH03256421A (ja) | スリップ検出回路 | |
| JPH02244816A (ja) | フィルタ回路 | |
| JPH0993099A (ja) | エッジ検出回路 | |
| KR940002463Y1 (ko) | 기준 펄스폭 이상의 펄스 검출회로 | |
| JPH0470208A (ja) | ノイズ除去回路 | |
| JPH03108013A (ja) | クロック断検出回路 | |
| JPS62232016A (ja) | クロツク断検出回路 | |
| JPS63139418A (ja) | 一定周期のパルス信号検出回路 | |
| JPH021008A (ja) | リセット信号発生装置 | |
| JPS5572225A (en) | Improper timing detection circuit | |
| JPS63101918A (ja) | クロツク断検出回路 | |
| JPH03188712A (ja) | 信号断検出回路 | |
| JPH02118710A (ja) | 同期ずれ検出方法およびそのための回路 | |
| JPS62116013A (ja) | パルス間隔検出回路 | |
| JPH04250366A (ja) | 信号断検出装置 | |
| JPH02290323A (ja) | クロック断検出回路 | |
| JPH0421209A (ja) | クロック信号断検出回路 |