JPH0481017A - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JPH0481017A JPH0481017A JP19195190A JP19195190A JPH0481017A JP H0481017 A JPH0481017 A JP H0481017A JP 19195190 A JP19195190 A JP 19195190A JP 19195190 A JP19195190 A JP 19195190A JP H0481017 A JPH0481017 A JP H0481017A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- input clock
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 45
- 230000000630 rising effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、網同期装置のクロック断検出手段に関し、特
に局内の装置間ケーブルで雑音が混入するような場合で
も正しくクロック断を検出できるクロック断検出回路に
関するものである。
に局内の装置間ケーブルで雑音が混入するような場合で
も正しくクロック断を検出できるクロック断検出回路に
関するものである。
従来は網同期装置のクロック断、すなわち入力クロック
が所定の時間以上入力されないことを検出するため、第
３図に示すようなモノマルチバイブレータを用いていた
。すなわち入力クロックＣＬＫＩＮが正しく入力されて
いる状態では、モノマルチバイブレーク３０は次々にト
リガーされるので、その出力がローレベルになることは
ないが、入力クロックが途切れると、最後のクロックが
入力されて時間Ｔ（コンデンサＣと抵抗Ｒの時定数で決
まる時間）が経過した時点でバイブレータ３０の出力は
ローレベルとなり、クロック断の検出を示すローレベル
のクロック断検出信号ＤＯＷＮが出力される。
が所定の時間以上入力されないことを検出するため、第
３図に示すようなモノマルチバイブレータを用いていた
。すなわち入力クロックＣＬＫＩＮが正しく入力されて
いる状態では、モノマルチバイブレーク３０は次々にト
リガーされるので、その出力がローレベルになることは
ないが、入力クロックが途切れると、最後のクロックが
入力されて時間Ｔ（コンデンサＣと抵抗Ｒの時定数で決
まる時間）が経過した時点でバイブレータ３０の出力は
ローレベルとなり、クロック断の検出を示すローレベル
のクロック断検出信号ＤＯＷＮが出力される。
しかしこのような従来のクロック断検出回路では、例え
ば局内の装置間ケーブルで雑音が混入し大力クロックが
途切れても第４図に示すように雑音を混入すると、モノ
マルチバイブレータ３０はこの雑音によってトリガーさ
れ、クロック断検出信号ＤＯＷＮは、雑音が無くなって
時間Ｔが経過した時点で始めてローレベルとなる。その
ため従来はクロック断となっても雑音のためしばしばク
ロック有りと判断されて警報回路が動作せず、保守・メ
ンテナンスなどに不都合を生じるという問題があった。
ば局内の装置間ケーブルで雑音が混入し大力クロックが
途切れても第４図に示すように雑音を混入すると、モノ
マルチバイブレータ３０はこの雑音によってトリガーさ
れ、クロック断検出信号ＤＯＷＮは、雑音が無くなって
時間Ｔが経過した時点で始めてローレベルとなる。その
ため従来はクロック断となっても雑音のためしばしばク
ロック有りと判断されて警報回路が動作せず、保守・メ
ンテナンスなどに不都合を生じるという問題があった。
本発明の目的は、このような問題を解決し、入力クロッ
クに雑音が混入しても正しくクロック断を検出できるク
ロック断検出回路を提供することにある。
クに雑音が混入しても正しくクロック断を検出できるク
ロック断検出回路を提供することにある。
〔課題を解決するための手段〕
本発明は、入力クロックが所定の時間以上入力されない
ことを検出するクロック断検出回路において、 前記入力クロックの立上がりおよび立下がりを検出する
変化点検出回路と、 この変化点検出回路の検出結果にもとづき、前記入力ク
ロックの立上がりおよび立下がりの数が所定数を越える
とき所定の信号を出力する変化点判定回路と、 所定数の検出クロックをカウントしたとき所定の信号を
出力し、前記入力クロックによりリセットされる０連カ
ウンタ回路と、 このカウンタ回路の前記出力信号によりセットされ、前
記入力クロックによりリセットされるフリップフロップ
回路と、 このフリップフロップ回路の出力信号あるいは前記変化
点判定回路の前記出力信号をクロック断検出信号として
出力する論理ゲート回路とを備えたことを特徴とする。
ことを検出するクロック断検出回路において、 前記入力クロックの立上がりおよび立下がりを検出する
変化点検出回路と、 この変化点検出回路の検出結果にもとづき、前記入力ク
ロックの立上がりおよび立下がりの数が所定数を越える
とき所定の信号を出力する変化点判定回路と、 所定数の検出クロックをカウントしたとき所定の信号を
出力し、前記入力クロックによりリセットされる０連カ
ウンタ回路と、 このカウンタ回路の前記出力信号によりセットされ、前
記入力クロックによりリセットされるフリップフロップ
回路と、 このフリップフロップ回路の出力信号あるいは前記変化
点判定回路の前記出力信号をクロック断検出信号として
出力する論理ゲート回路とを備えたことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明によるクロック断検出回路の一実施例を
示すブロック図である。変化点検出回路７は、第１の入
力端子が入力クロックＣＬＫＴＮの入力端子１に、第２
の入力端子が検出クロックＡの入力端子２にそれぞれ接
続され、入力クロックＣＬＫＩＮの立上がりおよび立下
がりを検出する。変化点判定回路８は、第１の入力端子
が変化点検出回路７の出力端子に、第２の入力端子が端
子２にそれぞれ接続され、変化点検出回路７の検出結果
にもとづき、入力クロックＣＬＫＩＮの立上がりおよび
立下がりの数が所定数を越えるときローレベルとなる信
号Ｃを出力する。０連カウンタ３は、リセット端子が端
子１に、クロック端子が端子２にそれぞれ接続され、所
定数の検出クロックをカウントしたときハイレベルとな
る信号Ｂを出力し、入力クロックＣＬＫＩ Ｎによりリ
セットされる。フリップフロップ回路４は、クロック端
子がカウンタ３の出力端子に、リセット端子が端子１に
、Ｄ入力端子が電源にそれぞれ接続され、カウンタ回路
の出力信号Ｂによりセットされ、入力クロックＣＬＫＩ
Ｎによりリセットされる。ＡＮＤゲート回路５は、第１
の入力端子がフリップフロップ回路４のＱ出力に、第２
の入力端子が判定回路８の出力端子にそれぞれ接続され
、フリップフロップ回路４の出力信号あるいは変化点判
定回路８の出力信号Ｃをクロック断検出信号ＤＯＷＮと
して端子６に出力する。
示すブロック図である。変化点検出回路７は、第１の入
力端子が入力クロックＣＬＫＴＮの入力端子１に、第２
の入力端子が検出クロックＡの入力端子２にそれぞれ接
続され、入力クロックＣＬＫＩＮの立上がりおよび立下
がりを検出する。変化点判定回路８は、第１の入力端子
が変化点検出回路７の出力端子に、第２の入力端子が端
子２にそれぞれ接続され、変化点検出回路７の検出結果
にもとづき、入力クロックＣＬＫＩＮの立上がりおよび
立下がりの数が所定数を越えるときローレベルとなる信
号Ｃを出力する。０連カウンタ３は、リセット端子が端
子１に、クロック端子が端子２にそれぞれ接続され、所
定数の検出クロックをカウントしたときハイレベルとな
る信号Ｂを出力し、入力クロックＣＬＫＩ Ｎによりリ
セットされる。フリップフロップ回路４は、クロック端
子がカウンタ３の出力端子に、リセット端子が端子１に
、Ｄ入力端子が電源にそれぞれ接続され、カウンタ回路
の出力信号Ｂによりセットされ、入力クロックＣＬＫＩ
Ｎによりリセットされる。ＡＮＤゲート回路５は、第１
の入力端子がフリップフロップ回路４のＱ出力に、第２
の入力端子が判定回路８の出力端子にそれぞれ接続され
、フリップフロップ回路４の出力信号あるいは変化点判
定回路８の出力信号Ｃをクロック断検出信号ＤＯＷＮと
して端子６に出力する。
次に第２図に示すタイミングチャートを用いて動作を説
明する。まず、期間ｔ１で入力クロックＣＬＫＩＮが途
切れた場合、カウンタ３は入力クロ・ンクＣＬＫＩＮに
よってリセ・ントされなくなるので、検出クロックＡを
カウントし、クロックの中断が所定の時間を越え、カウ
ント数が所定数となったとき、出力信号Ｂをハイレベル
とする。これによりフリップフロップ回路４はセットさ
れ、その出力信号はローレベルとなるので、ＡＮＤゲー
ト回路５はクロック断を検出したことを示すローレベル
のクロック断検出信号ＤＯＷＮを端子６に出力する。
明する。まず、期間ｔ１で入力クロックＣＬＫＩＮが途
切れた場合、カウンタ３は入力クロ・ンクＣＬＫＩＮに
よってリセ・ントされなくなるので、検出クロックＡを
カウントし、クロックの中断が所定の時間を越え、カウ
ント数が所定数となったとき、出力信号Ｂをハイレベル
とする。これによりフリップフロップ回路４はセットさ
れ、その出力信号はローレベルとなるので、ＡＮＤゲー
ト回路５はクロック断を検出したことを示すローレベル
のクロック断検出信号ＤＯＷＮを端子６に出力する。
次に期間ｔ２で入力クロ・ツクＣＬＫＩＮが途切れたが
雑音が混入している場合、カウンタ回路３は雑音によっ
てリセットされるのでその出力信号はハイレヘルとはな
らず、フリップフロップ回路４もセントされないのでこ
れらの回路によってはクロック断は検出されない。しか
しこの場合には次のようにしてクロック断が検出される
。すなわち、変化点検出回路７は入力クロックＣＬＫＩ
Ｎの立上がりおよび立下がりを検出するが、雑音が混入
している場合にはその立上がりおよび立下がりも検出す
る。したがってこの場合には一定期間内の変化点の数は
多くなり、変化点判定回路８は、雑音が混入した入力ク
ロックＣＬＫＩＮの立上がりおよび立下がりの数が所定
数を越えたときローレベルの信号Ｃを出力する。この信
号はクロック断検出信号ＤＯＷＮとして、ＡＮＤゲート
回路５を通して端子６に出力される。
雑音が混入している場合、カウンタ回路３は雑音によっ
てリセットされるのでその出力信号はハイレヘルとはな
らず、フリップフロップ回路４もセントされないのでこ
れらの回路によってはクロック断は検出されない。しか
しこの場合には次のようにしてクロック断が検出される
。すなわち、変化点検出回路７は入力クロックＣＬＫＩ
Ｎの立上がりおよび立下がりを検出するが、雑音が混入
している場合にはその立上がりおよび立下がりも検出す
る。したがってこの場合には一定期間内の変化点の数は
多くなり、変化点判定回路８は、雑音が混入した入力ク
ロックＣＬＫＩＮの立上がりおよび立下がりの数が所定
数を越えたときローレベルの信号Ｃを出力する。この信
号はクロック断検出信号ＤＯＷＮとして、ＡＮＤゲート
回路５を通して端子６に出力される。
このように本発明のクロック断検出回路は、入力クロッ
クが単に途切れた場合だけでなく、入力クロックが途切
れ、その間雑音が混入した場合でも正しくクロック断を
検出できる。
クが単に途切れた場合だけでなく、入力クロックが途切
れ、その間雑音が混入した場合でも正しくクロック断を
検出できる。
以上説明したように本発明は、入力クロックが所定の時
間以上入力されないことを検出するクロック断検出回路
において、入力クロックの立上がりおよび立下がりを検
出する変化点検出回路と、この変化点検出回路の検出結
果にもとづき、入力クロックの立上がりおよび立下がり
の数が所定数を越えるとき所定の信号を出力する変化点
判定回路と、所定数の検出クロックをカウントしたとき
所定の信号を出力し、入力クロックによりリセットされ
るＯ連カウンタ回路と、二〇カウンタ回路の前記出力信
号によりセットされ、入力クロックによりリセットされ
るフリップフロップ回路と、このフリップフロップ回路
の出力信号あるいは変化点判定回路の前記出力信号をク
ロック断検出信号として出力する論理ゲート回路とを備
えたことを特徴とする。
間以上入力されないことを検出するクロック断検出回路
において、入力クロックの立上がりおよび立下がりを検
出する変化点検出回路と、この変化点検出回路の検出結
果にもとづき、入力クロックの立上がりおよび立下がり
の数が所定数を越えるとき所定の信号を出力する変化点
判定回路と、所定数の検出クロックをカウントしたとき
所定の信号を出力し、入力クロックによりリセットされ
るＯ連カウンタ回路と、二〇カウンタ回路の前記出力信
号によりセットされ、入力クロックによりリセットされ
るフリップフロップ回路と、このフリップフロップ回路
の出力信号あるいは変化点判定回路の前記出力信号をク
ロック断検出信号として出力する論理ゲート回路とを備
えたことを特徴とする。
したがって本発明のクロック断検出回路は、入力クロッ
クが単に途切れた場合だけでなく、入力クロ７クが途切
れ、その間雑音が混入した場合でも正しくクロック断を
検出できる。
クが単に途切れた場合だけでなく、入力クロ７クが途切
れ、その間雑音が混入した場合でも正しくクロック断を
検出できる。
第１図は本発明によるクロック断検出回路の一実施例を
示すブロック図、 第２図は第１図のクロック断検出回路の動作を説明する
ためのタイミングチャート、 第３図は従来のクロック断検出回路の一例を示すブロッ
ク図、 第４図は第３図のクロック断検出回路の動作を説明する
ためのタイミングチャートである。 １・・・・・入力クロック入力端子 ２・・・・・検出クロック入力端子 ３・・・・・０連カウンタ回路 ４・・・・・フリップフロップ回路 ５・・・・・ＡＮＤゲート回路 ６・・・・・出力端子 ７・・・・・変化点検出回路 ８・・・・・変化点判定回路 充３図 莞４図
示すブロック図、 第２図は第１図のクロック断検出回路の動作を説明する
ためのタイミングチャート、 第３図は従来のクロック断検出回路の一例を示すブロッ
ク図、 第４図は第３図のクロック断検出回路の動作を説明する
ためのタイミングチャートである。 １・・・・・入力クロック入力端子 ２・・・・・検出クロック入力端子 ３・・・・・０連カウンタ回路 ４・・・・・フリップフロップ回路 ５・・・・・ＡＮＤゲート回路 ６・・・・・出力端子 ７・・・・・変化点検出回路 ８・・・・・変化点判定回路 充３図 莞４図
Claims (1)
- （１）入力クロックが所定の時間以上入力されないこと
を検出するクロック断検出回路において、前記入力クロ
ックの立上がりおよび立下がりを検出する変化点検出回
路と、 この変化点検出回路の検出結果にもとづき、前記入力ク
ロックの立上がりおよび立下がりの数が所定数を越える
とき所定の信号を出力する変化点判定回路と、 所定数の検出クロックをカウントしたとき所定の信号を
出力し、前記入力クロックによりリセットされる０連カ
ウンタ回路と、 このカウンタ回路の前記出力信号によりセットされ、前
記入力クロックによりリセットされるフリップフロップ
回路と、 このフリップフロップ回路の出力信号あるいは前記変化
点判定回路の前記出力信号をクロック断検出信号として
出力する論理ゲート回路とを備えたことを特徴とするク
ロック断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19195190A JPH0481017A (ja) | 1990-07-20 | 1990-07-20 | クロック断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19195190A JPH0481017A (ja) | 1990-07-20 | 1990-07-20 | クロック断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481017A true JPH0481017A (ja) | 1992-03-13 |
Family
ID=16283170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19195190A Pending JPH0481017A (ja) | 1990-07-20 | 1990-07-20 | クロック断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481017A (ja) |
-
1990
- 1990-07-20 JP JP19195190A patent/JPH0481017A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
| US5418485A (en) | Clock signal conditioning circuit | |
| JPH0481017A (ja) | クロック断検出回路 | |
| US4882545A (en) | Circuit arrangement for detecting a critical frequency of input pulses | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JPH0362051B2 (ja) | ||
| US5349387A (en) | Apparatus for detecting polarity of an input signal | |
| US2937290A (en) | Anti-coincident circuit | |
| JPH04250366A (ja) | 信号断検出装置 | |
| JPH04124929A (ja) | クロック断検出回路 | |
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| JPS6389917A (ja) | クロツク断検出回路 | |
| JP2701544B2 (ja) | シフトクロック生成回路 | |
| JPH0537573A (ja) | データ断検出回路 | |
| JPS57199057A (en) | Error detecting device | |
| JPS6248933B2 (ja) | ||
| JP3144811B2 (ja) | 監視タイマ回路 | |
| KR930005932Y1 (ko) | 신호 지연 전달회로 | |
| JPS63101918A (ja) | クロツク断検出回路 | |
| JPH07319576A (ja) | クロック断検出回路 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPS55157040A (en) | Failure recognition method for information processor | |
| JPS648866B2 (ja) | ||
| JPH11212663A (ja) | クロック信号断検出回路 | |
| JPS6076808A (ja) | クロツク整形回路 |