JPH02244625A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH02244625A
JPH02244625A JP6408689A JP6408689A JPH02244625A JP H02244625 A JPH02244625 A JP H02244625A JP 6408689 A JP6408689 A JP 6408689A JP 6408689 A JP6408689 A JP 6408689A JP H02244625 A JPH02244625 A JP H02244625A
Authority
JP
Japan
Prior art keywords
layer
gas
resist
etching
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6408689A
Other languages
English (en)
Other versions
JP2932488B2 (ja
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13247918&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH02244625(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1064086A priority Critical patent/JP2932488B2/ja
Publication of JPH02244625A publication Critical patent/JPH02244625A/ja
Application granted granted Critical
Publication of JP2932488B2 publication Critical patent/JP2932488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野] 本発明は、ドライエツチング方法に関し、更に詳しくは
、下地層上に形成された有機層(レジスト層)を選択的
にエツチングするドライエツチング方法に係るものであ
る。
[発明の概要] 本発明は、下地層−1−に形成された有機層を選択的に
エツチングするドライエツチング方法において、 エツチングガスに塩素系ガスと酸素ガスの混合ガスを用
いることにより、 有機膜の異方性加工を高速化すると共に、エツチング条
件である圧力、流量等の条件の範囲を拡げることが可能
となる。
[従来の技術] 近年、半導体装置におけるパターンの微細化に伴ない、
単層レジストでは微細化への対応が困難となり、多層レ
ジスト技術が普及している。この多層レジスト技術は、
一般に段差を有する下地の1−に、下地平坦化層として
のフォトレジスト層を形成し、このフォトレジスト層上
に、もう1層又は2層乃至更に多くの層を形成してバタ
ーニングを行い、これをマスクに下地平坦化層であるレ
ジストを現像しようというものである。この下地平坦化
層であるレジスト現像手段として、バターニングされた
」二層の膜をマスクに下地をドライエツチングしでいる
この方法としては、例えば第7図へに示すように段差1
aを有する下地層I(基板、配線など)に平坦化層2を
形成し、更にその−1−にフォトレノストにより有機膜
3を形成し、次いで、第7図Hに示すように、上層の有
機膜3をバターニングし、次いで、第7図Cに示すよう
に、この有機膜3をマスクにして平坦化層2をドライエ
ツチングするものである(このような2層レジスト法に
ついては[電子材料−11986年4月号第47頁及び
第48頁に記載されている)。
また、第8図A〜第8図Eは、3層レジスト法を示して
いる。この方法は、基板などの下地層4上に平坦化膜と
しての機能も有するフォトレジストからなる五層有機膜
5を形成しく第8図A)、この上にCVDによるSiO
!や、スピンコーティング等によるSOGなどの中間層
6を形成し、更に通常のレジストから成る」二層7を形
成しく第8図B)、核上H7を通例の手法により露光・
現像して第8図Cの如くし、該上層7をマスクとしてR
IE等で中間層6をバターニングして第8図りのように
し、次いで酸素ガス等をエツチングガスとするI’l 
I I’lでフォトレノストから成るト“地fj゛機膜
5をバターニングする(第8図1’> ’)技術ごある
( rsemieonductor Worldl (
ブレスジャー1−ル社)1.987年11月号第101
頁〜第105頁参照)。
そのほか多層レジスト技術として、所謂PCM法などが
ある。
」1記のような技術においては、エツチングマスクとな
るべきフォトレジストとしてはドライエツチング耐性の
よい物質を用いることが好ましいわけであるが、一般に
従来より提案されCいる2層レジスト技術では、このマ
スク用レノストとしζ、例えばSi含有レノストと呼ば
れるレジスト材料が用いられる。通常、このレノストを
酸素ガス等で反応性イオンエツチングして、所望のパタ
ーンを得る。この原理は、−I−層のSi含白゛Lノジ
ストを0、プラズマにより酸化(SiO,化)すること
によるものと考°えられている。
上述したように通常、多層レジストの下層エツチングプ
ロセスでは、3層レジストの中間層であるSin、や、
2層レジストのSN含有レジストをマスクに、0.ガス
でのエツチングを行う。この場合、充分な異方性の確保
には、低圧、高Vdc条件が必須となる。下地レジスト
層の加工は、用いる酸素O7について、酸素ラジカル0
1とレジスト等の有機膜の反応性の問題から、エツチン
グを低い圧力、高いイオンエネルギー下で行わざるを得
ないからである。
[発明が解決しようとする課題] しかしながら、このような低圧、高Vae条件下では、
通常エツチングに寄与するラジカル種の濃度が低下する
ため、充分なエツチング速度が得られない。しかし一方
、エツチング速度向上のためにラジカル濃度を高くする
ような条件、即ち高圧、低Vdeである条件を用いると
、かかる条件下では異方性形状が得られず、アンダーカ
ットが生じてしまうという問題がある。
従って異方性形状を確保しながら、しかもエツチング速
度を高められるドライエツチング方法が切望きれている
本発明は、上記従来技術の問題点に着1]シて創案され
たものであり、エツチング形状を異方性形状に保ちなが
ら、特にアンダーカットの無い異方性形状に保ちながら
、しかもエツチング速度を充分高速にできるドライエツ
チング方法を得んとするものである。
[課題を解決するための手段] そこで、本発明は、下地層にに形成された有機層を選択
的にエツチングするドライエツチング方法において、エ
ツチングガスに塩素系ガスと酸素ガスの混合ガスを用い
ることを構成と4゛る。
本発明におけるエツチングガスは、酸素ガス(Ol)を
塩素系ガスに対して1〜99流量%の割合で添加してな
る。
本発明において、エツチングされるのは下地層」−に形
成された有機膜である。
ここで、下地層とは、エツチングされるレジスト等の有
機膜が形成されるべき下地であれば任意であり、その種
類や材料には限定されず、例えば配線層1層間絶縁膜、
半導体層、マスク材料等であってもよい。
また、本発明において、選択的にエツチングされるべき
有機膜としては、適宜任意のものを用いることができる
が、例えば、フォトレジストパターンを形成するための
フォトレジスト、即ち露光・現像によってバターニング
可能な物質を被エツチング物として用いることができる
1−作用] 本発明においては、エツチングガスとして塩素系ガスと
酸素ガスの混合ガスを用いることにより、塩素系ガスと
レジストである有機層との反応生成物CCffxの堆積
を酸素ガス(0,)で除去しながらエツチングが進行す
るという反応メカニズムとなる。このため、通常は酸素
ラジカル(0”)によりアンダーカットを生ずるような
圧力領域においても、CCQ x系の側壁保護模による
異方性加工が可能となり、低圧下でのイオンのみによる
物理的な反応でのエツチングに比べて、はるかに高速で
のレジスト(有機層)の異方性加]二が達成される。
[実施例] 以下、本発明に係るドライエツチング方法の詳細を図面
に示す実施例に基づいて説明する。
(第1実施例) 第1図〜第3図は、本発明を3層レジスト法に適用した
実施例を示している。
図中、10は下地層としてのシリコン基板であり、この
ソリコン基板1O1−に有機層である1“層レジストI
Iが形成されている。
次に、下層レジスト11の」−にスピンコーティングに
よりS OG (spin −on−glass)を塗
布して中間層12を形成し、更に通常のレジストから成
る上層レジスト13を形成し、通常の露光・現像を行な
い該上層レジスト13をマスクとしてRI E (反応
性イオンエツチング)等により中間kA12をパターニ
ングする(第1図)。
次に、下層レジスト11を下記の条件でドライエツチン
グする。
ニーJチングガスの流量比は、塩素ガス(Cf2り:酸
素ガスー2 : (209CCM):3 (30S C
CM )で、圧力を10rnTo r r、Vd cを
300■とした。
第2図は、その結果得られたエツチング形状を示す断面
図であり、アンダーカットの無い完全な異方性を示した
また、本実施例において、圧力、Vdc、エツチングガ
ス総流ff1(5o  SCCM)を同一とし、その流
量比を塩素ガス:酸素ガス−1:4にして、エツチング
を行なうと、第3図に示すように、はぼアンダーカット
の無い異方性となる。
圧力、Vdc及びエツチングガス総量を同一で、エツチ
ングガスを酸素(O4)ガスのみにすると、第4図に示
すように、アンダーカットが生じ、異方性のエツチング
形状が得られなかった(比較例1)。
また、本実施例におけるエッヂレートは、約9300人
/分であり、高速なエツチングが達成された。これに対
し、J−記比較例Iのように酸素ガスのみを用いた場合
、アンダーカットの無い異方性形状のエツチングを達成
しようとすると、ガス流量を上記実施例の1/lO程度
にし、圧力をIO”’Torr台とする必要があり、そ
の時のエッヂレートは約600〜800人/分となり、
L記実施例の11S程度しかなく皆しく遅いエツチング
となる。
ところで、本実施例における反応プロセスとしては、エ
ツチングに伴ない、塩素ガスのCQがレジストと反応し
て、反応生成物CCCxが下層レジスト1.1の側壁を
保護し、アンダーカットの無い異方性エツチング形状を
達成している。
なお、異方性加工達成の為のエツチング条件は適宜変更
可能であり上記条件に限定されるものではない。
例えば、エツチングガスとしては、酸素ガスと塩素系ガ
スの組合せであればよく、塩素系ガスは塩素(CR,)
ガスに限定されるものではない。
なお、本発明において、選択的にエツチングされるべき
有機膜としては、適宜任意のものを用いることができる
が、例えば、フォトレジストパターンを形成するだめの
フォトレジスト、即ち露光・現像によってバターニング
可能な物質を被エッヂング物として用いることができる
例えば、2にづレノスト法に本発明を適用する場合には
、Si含有レジストを好ましく用いることができる。好
ましく使用できるこのようなレジスト材料として、例え
ば特公昭61− + 88539号公報に記載のSi含
有レジストを挙げることができる。
また一般式(+) 及び一般式(2) (両式中、R詠Rgは低級アルキレン基、R3、R4、
T14、R+o、R++及びR1,はI−1、OHS 
CH,またはCH20)(、R2−R6は低級アルキレ
ン基、R,。
はCH20CH!、Aはフェノール、1〜3の置換基を
有するフェノール誘導体または OHRIs  l1l (R14は低級アルキレン基、R31、RIQ及びRt
tは低級アルキレン基を表す)を表し、Xは0より大き
くかっI以下の数、YはOまたはl−Xを表ず)で示さ
れる単位の少なくとも一方を有する重合体からなるレジ
スト材料を挙げることができる。
このようなレジスト材料はフェノール誘導体から構成で
きるが、かかるフェノール誘導体としては、例えば、o
−1m1及びp−クレゾール、キンレノール、レゾルシ
ノール等が挙げられる。また、1一記各式において、X
とYとの比率は任へであるが、有機アルカリ水溶液への
現像性を考慮するとYは0.7以下か好ましい。
例えば下記式(3)で示される単量体を反応させて得ら
れる、下記式(4)で示される重合体から成るレジスト
を好ましく用いることができる。
CI。
C1,l。
式(4)で示されるレジスト材料としては、噴分散ボリ
スヂレンを標準とするゲルバーミエーションクロマト法
による分子量が、Mw=5.200、 Mn=1.、 
t 00、M w / M n = 4 、75である
材料、あるいは同じ<Mw=28,300、M n =
 2 、200、Mw/Mn=12.9である材料を好
ましく使用できる。また、上記式(3)で示されるl1
l量体を原料として得られる、F記載(5)で示される
共重合重合体から成るレジスト材料も、好ましく用いる
ことができる。
(以下余白) i5が形成され、S i Oを膜15により段差が形M
w=5,000 Mn、=2000 M w = M n−2、5 (第2実施例) 次に、本発明の第2実施例を、第5図へ及びHに基づい
て説明する。
本実施例は、段差を有する配線層上に3層レジストを設
けた例である。
先ず、シリコン基板10−1−に、5iot膜14゜成
されており、この上にアルミニウムで成る配線層16(
下地層)が形成されている。そして、第5図へに示すよ
うに、配線層1G−Eにモリブデン(MO)でなる緩衝
層17を形成した後、1−記第1実施例と同様なバター
ニングされた3層しジストJM造を形成する(下層レジ
スト+1.中間層12、−上層レシスト13)。
そして、エツチングガスとしてCc2ガス:O。
ガス−2:3の流t1比(総流量50SCCM)で、圧
力10mTorr、Vdc−300Vの条件でドライエ
ブヂングを行なうと、第5図Bに示すような形状となる
本実施例においては、緩衝層17のモリブデンがエツチ
ングによりエツチングガスと反応してオキシ塩化物Mo
xOyCQ、の形でずみやかに除去される。このため、
エツチングされる側壁に再付着物が生じることがない。
また、アルミニウムで成る配線層16での塩素系ガスに
よるオーバーエッヂでは、配線層16がエツチングされ
てもアンダーカットを生じてしまう。しかし、Moを緩
衝層17として配したことにより、オーバーエッチ時に
エツチングされるのは緩衝層I7のみとなり、配線層1
6に影響は与えない。なお、残った緩衝層17は、配線
層16のベターユング後、フッ素ラジカルF”fこよっ
て除去すればよい。
なお、第6図A及びBは、この実施例において、緩衝層
17が無い場合を示す比較例である。
この比較例においては、第6図Bに示すように、エツチ
ングにより側壁(浅い側)に付着物(AQ。
o、)18が付着し、塩素ガスを加えてもこの付着物1
8の生成を防止することはできない。
また、通常の3層プロセスでオーバーエッチ時のA Q
 t O3化を防ぐには、オーバーエッチ時のエツチン
グガスを塩素系ガスのみとすることが必要となるが、こ
れだと、エツチングが2工程化され煩雑となる。
上記第2実施例においては、緩衝層17としてモリブデ
ンを採用したが、これに限定されるものではなく、反応
生成物としてオキソ塩化物を生じる材料であれば適宜変
更可能である。
この実施例においては、多層レジストバターニング工程
でのオーバーエッチ時の下地アルミ配線の再付着を防止
出来、オーバーエッヂ時の下地アルミ層(配線層)のア
ンダーカットを防止できる。
なお、この第2実施例で用いられるレジスト材料等は、
第1実施例と同様である。
「発明の効果」 以」二の説明から明らかなように、本発明に係るドライ
エツチング方法にあっては、従来イオンによる物理的な
反応主体でしか達成されなかったレジストの異方性加工
が、側壁保護膜利用のプロセスで達成可能となり、また
、広いエツチング条件下での高速化を図れる効果がある
【図面の簡単な説明】
第1図〜第3図は本発明に係るドライエツチング方法の
第1実施例を示す断面図、第4図は比較例を示す断面図
、第5図A及び第5図13は第2実施例を示ケ断面図、
第6図A及び第6図Bは比較例を示す断面図、第7図A
〜第7図Cは2層レジスト法を説明する断面図、第8図
A〜第8図Eは3層レジスト法を説明する断面図である
。 lO・・・ンリコン基板、11・・・下層レジスト、1
2・・・中間層、13 ・[二層レジスト、16・・配
線層、17・・緩衝層3゜ 比較イ列を示1断面巳 第6図△ 第6図B 第29!、洸例の畔面図 第5図A (第2*馳例) 第5図B ↓ ↓ よ 第8図A (3層し271−埴) 第8図B (3層し/′:/λL汰) 第8図C 2層しジz1法の工J!を示す断1石図第7図A (2層しジスト〕人) 第7図B (2層しジZト広) 第7図C (3層しジスト決) (3Nl/ジXト沃) 第8図E

Claims (1)

    【特許請求の範囲】
  1. (1)下地層上に形成された有機層を選択的にエッチン
    グするドライエッチング方法において、エッチングガス
    に塩素系ガスと酸素ガスの混合ガスを用いることを特徴
    とするドライエッチング方法。
JP1064086A 1989-03-16 1989-03-16 ドライエッチング方法 Expired - Fee Related JP2932488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1064086A JP2932488B2 (ja) 1989-03-16 1989-03-16 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1064086A JP2932488B2 (ja) 1989-03-16 1989-03-16 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH02244625A true JPH02244625A (ja) 1990-09-28
JP2932488B2 JP2932488B2 (ja) 1999-08-09

Family

ID=13247918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1064086A Expired - Fee Related JP2932488B2 (ja) 1989-03-16 1989-03-16 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2932488B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737865A (ja) * 1993-07-26 1995-02-07 Nec Corp 有機膜のエッチング方法
JPH098266A (ja) * 1995-06-26 1997-01-10 Sony Corp オンチップレンズの製造方法
JP2001144029A (ja) * 1998-11-13 2001-05-25 Seiko Epson Corp 半導体装置の製造方法
JP2002510878A (ja) * 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド 低k誘電体をエッチングする方法
WO2007046454A1 (ja) * 2005-10-20 2007-04-26 Hoya Corporation マスクブランクス、および転写マスクの製造方法
KR20140051128A (ko) * 2011-02-08 2014-04-30 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
JP2018132669A (ja) * 2017-02-15 2018-08-23 大日本印刷株式会社 Hazeの除去方法、及びフォトマスクの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618924A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd エツチング方法及び装置
JPS61288427A (ja) * 1985-06-17 1986-12-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH02224240A (ja) * 1989-02-25 1990-09-06 Fujitsu Ltd パターン形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618924A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd エツチング方法及び装置
JPS61288427A (ja) * 1985-06-17 1986-12-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH02224240A (ja) * 1989-02-25 1990-09-06 Fujitsu Ltd パターン形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737865A (ja) * 1993-07-26 1995-02-07 Nec Corp 有機膜のエッチング方法
JPH098266A (ja) * 1995-06-26 1997-01-10 Sony Corp オンチップレンズの製造方法
JP2002510878A (ja) * 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド 低k誘電体をエッチングする方法
JP2001144029A (ja) * 1998-11-13 2001-05-25 Seiko Epson Corp 半導体装置の製造方法
WO2007046454A1 (ja) * 2005-10-20 2007-04-26 Hoya Corporation マスクブランクス、および転写マスクの製造方法
JP2007114451A (ja) * 2005-10-20 2007-05-10 Hoya Corp マスクブランクス、および転写マスクの製造方法
KR20140051128A (ko) * 2011-02-08 2014-04-30 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
JP2018132669A (ja) * 2017-02-15 2018-08-23 大日本印刷株式会社 Hazeの除去方法、及びフォトマスクの製造方法

Also Published As

Publication number Publication date
JP2932488B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
JP3003657B2 (ja) 半導体装置の製造方法
JPH10199864A (ja) 反射防止膜のエッチング方法
JPS63304644A (ja) ヴアイア・ホール形成方法
JP3471335B2 (ja) 半導体素子の微細パターンの形成方法
JP2007165703A (ja) 多層レジスト膜のパターニング方法および半導体装置の製造方法
JPH02244625A (ja) ドライエッチング方法
TW451363B (en) Solution to prevent the generation of metal fiber
JPH08279488A (ja) 半導体装置の製造方法
JP3032089B2 (ja) フォトマスク形成方法
JP3116369B2 (ja) 多層レジストドライエッチング方法
JPH08153704A (ja) 半導体装置の製造方法
JPH03110846A (ja) 配線の形成方法
KR100609234B1 (ko) 하부 반사방지막의 얕은 트랜치 절연 형성 방법
JPH0318023A (ja) 半導体装置の製造方法
JP2926716B2 (ja) ドライエッチング方法
JPH01215024A (ja) マスクパターンの形成方法
JPS6348330B2 (ja)
JPH07142493A (ja) 半導体装置及び半導体装置の配線形成方法
JPH02134818A (ja) 配線構造体の形成法
JPH0143453B2 (ja)
KR100287880B1 (ko) 반도체소자의패드오픈방법
CN111630628A (zh) 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法
JPH0814034B2 (ja) ドライエッチング方法
JPH02125611A (ja) レジストパターンの形成方法
JPS61179540A (ja) 酸化物エツチ処理法およびこれに用いるエツチヤント

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees