JPH02216911A

JPH02216911A - コンデンサを用いた信号伝送回路

Info

Publication number: JPH02216911A
Application number: JP1235496A
Authority: JP
Inventors: Masashi Hashimoto; マサシ　ハシモト; Oh-Kyong Kwon; オー―キョン　クォン
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1988-09-09
Filing date: 1989-09-11
Publication date: 1990-08-29
Anticipated expiration: 2015-01-24
Also published as: US5023472A; JP3002478B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は総合的には集積回路伝送線とその駆動回路に係
わるもので、特に伝送線を駆動するための、コンデンサ
を用いた信号伝送回路に関するものである。

〈従来の技術〉多くの通常的な集積回路に関しては、半導体製品表面上
の複数の異ったチップ中を跨いで、デバイスが構成され
ている。これらのチップ間での伝送線は十分に長く、そ
れらの中での電力消費を賄うには、大容量の電源が必要
となる。

一般にチップ間信号伝送はＣＭＯＳ構造で構成された単
純なインバータを用いて達成される。入力信号は第１の
チップ中にある第１のインバータ回路用トランジスタ対
によって反転され、その反転信号が伝送され、第２のチ
ップでは、第２のインバータ回路によって再度反転され
る。対をなすインバータ用トランジスタの各々に関して
は、それぞれの電流路が直列に接続されていて、２つの
電源Ｖｄｄ　、　Ｖｓｓ間に電流路が形成される。

く本発明が解決しようとする問題点〉従来のこの種の信号伝送回路は電源供給線上に現れる電
流スパイクを被り易い、大きな電流スパイクは大きなｄ
ｉ／ｄｔ雑音を発生し、これがデータ誤伝送の原因とな
り、結果としてシステムの性能を低下させる。かくして
、かかる電力供給線上のスパイクの影響から伝送線を隔
離するようにした信号伝送回路の必要性が提起されてい
る。

く問題点を解決するための手段〉本発明の１つの要旨は信号入力端子を有する伝送線駆動
回路に向けられている。第１のコンデンサには、入力信
号の２つのとり得るビット値の第１の値に対応するＶｄ
ｄのような第１の電圧レベルが貯えられる。第２のコン
デンサには、入力信号の２つのとり得るビット値の第２
の値に対応するＶｓｓのような第２の電圧レベルが貯え
られる。第１第２の電圧供給源は、それぞれのレベルに
第１第２のコンデンサを再充電する際には、これらのコ
ンデンサに対して選択的に、しかも個別対応で接続され
る。

スイッチング・回路は入力信号を受信し、さらに伝送線
に結合している出力端子を具備している。

このスイッチング回路は、第１のビット値の入力信号の
受信に応答して、第１コンデンサを出力端子に接続する
ように動作し、また、第２のビット値の受信に応答して
、第２のコンデンサを出力端子に接続するようにも動作
する。この接続動作に応動して、第１又は第２のコンデ
ンサはその蓄積電圧レベルを伝送線に向けて移送し、こ
の信号が伝送線上を伝播する。

本発明のもう１つの要旨は、第２のビット値を有する入
力信号が第１のスイッチ制御節点に現れたとき、これに
応答して、第１の電圧源を第１のコンデンサに接続する
のに第１のスイッチを具備している。同様に、第１のビ
ット値を有する入力信号が第２のスイッチ制御節点に現
れたときに、これに応答して、第２の電圧源を第２のコ
ンデンサに接続するのに第２のスイッチを具備している
。さらにこのスイッチング回路は、好適には、入力信号
に応答して、反転信号を生成するインバータを含んでい
る。この反転信号は、第１と第２のコンデンサを各別に
伝送線に接続すべく、第３、第４のスイッチの対のうち
の１つを選んで動作させるのに使用される。この回路で
は、駆動コンデンサの１つは、もう１つの駆動コンデン
サが電圧レベルを伝送線に送出している間に再充電され
る。

本発明の最大の利点は、伝送線上の伝送データを電源上
の電流スパイクから隔離する点にある。

かかる利点が生ずるのは、コンデンサが伝送線に対して
直接駆動電力源として動作し、しかも再充電は間接的か
つ緩慢に行なわれるからである。さらに、この緩慢な再
充電時のｄｉ／ｄｔノイズ信号は何等の付加的な伝播遅
延を併なわずに作成できる点も利点である４本発明の最
後の利点は従来の回路との相対において５本発明の伝送
線が低電力消費であるということである。

〈実施例〉第１図を参照すれば明らかなように、本発明に係わる基
本構成の伝送線が総括的に１０として示されている。伝
送される信号は節点１２に入力される。ｍ点！２はＰチ
ャンネルＦＥＴ　１８のゲート１４に接続されている。

１！ｉ点１２はチャンネルＦＥＴ　２Ｇのゲート１８に
も接続されている。さらには、節点１２はインバータ２
２の入力端子にも接続されている。

トランジスタ１８のソースはＶｄｄと記された電圧源２
４に接続されている。トランジスタ１Ｂのドレインは節
点２６に接続されている。充電用コンデンサ２８には、
電圧源３０に接続された第１の電極と節点２Ｂに接続さ
れた第２の電極とが設けられている。

ＰチャンネルＦＥＴ　３２の電流路は節点２Ｂを伝送路
節点３４に接続するように動作する。トランジスタ３２
のゲート３Ｂは１節点３８に接続され、そこからさらに
、インバータ２２の出力端子にも延びている。

ＮチャンネルＦＥＴ　２０の電流路はＶｓｓと記された
もう１つの電圧１［４２を節点４０に接続するように動
作する。第２の充電用コンデンサ４４の第１の電極は、
Ｖｇｓと記された電圧源４７に接続され、さらに該コン
デンサ４４の第２の電極は節点４０に接続されている。

ＮチャンネルＦＥＴ　４８の電流路は伝送線節点３４を
節点４０に対して選択的に接続する。トランジスタ４６
のゲート４８はインバータ出力節点３８に接続されてい
る。

伝送線入力節点３４は伝送線に接続されているが、この
伝送線は第１のチップ（そのチップ内の回路が実施例と
して記載されている）から第２のチップ（図示されてい
ない）に向けて延びている。この伝送＆１５０は、ここ
では抵抗５２と容量５４で構成されるモデルとして示さ
れている。

第１図に図示されている基本回路の動作は、第２図に示
される波形図に関連付けて説明するのが最良である。第
２図はこの回路内の４箇所における電圧波形図である。

すなわち、節点１２における入力波形（ＶＩＮ　）と２
節点２６における電圧波形（Ｖ２Ｏ）と、節点４０にお
ける電圧波形（Ｖ２Ｏ）と、それに伝送路５０における
出力電圧波形（ｖｏｕｔ　）である０図示されている回
路では、　Ｖｄｄは５ポルトであり、Ｖｓｓはゼロボル
トである。

ＶＩＮに関しては１図示された実例の波形の始点で５ボ
ルトであ−６，Ｖ２Ｏに関しては、その時点で論理“１
″′を表すＶＨレベルである。このＶＨレベルは、はぼ
５ボルト以下であることが好適であるとは言っても、理
論的には、論理“０”を表わすＶＬに対して明確に区別
可能でなければならない、やはりその時点で節点電圧Ｖ
４ＧはＶｇｓ即ちゼロボルトであり、伝送線電圧Ｖｏｕ
ｔはＶＨから始まる。

当初、コンデンサ４４はトランジスタ２０を通って流れ
る電流でゼロボルトに充電されている。これはＶＩＮが
高電圧でトランジスタ２０が導通状態となっているから
である、トランジスタＩＢ、４Ｂは、初期には非導通状
態である。

時点８０に至ると、入力信号ＶＩＮが変化し始める０時
点８２で、トランジスタ１Ｂが導通状態に反転し、トラ
ンジスタ２０の方は非導通状態に反転する。同時に、節
点３８の電圧がゼロボルトからＶｄｄに上昇する。した
がって、トランジスタ４Ｂが導通状態に、トランジスタ
３２が非導通状態に反転する０節点４０における電圧は
、コンデンサ４４の放電の影響をうけて、ゼロボルトか
らＶＬに向けて上昇を開始する。これによって充電用コ
ンデンサ４４と伝送線５０との間に介在する導電通路（
トランジスタ４６）が形成されて１節点３４の電圧が下
降し始める。伝送線５０の状態は時点８ＢにはＶＬとな
り、かくして節点１２に存在する低電圧入力が伝送線５
０上へと効果的に伝送される。

一方、ＶＩＮはＰチャンネルトランジスタ１Ｂのゲー）
１４にも印加されたことになるが、これにより充電用コ
ンデンサ２８が電圧源２４に連通ずる。したがって充電
用コンデンサ２８はＶＨから緩慢に５ボルド一杯まで再
充電される。

時点６８では、入力波形は再度変化し始め１時点７０で
、トランジスタ１Ｂ、２０、それにインバータ２２のし
きい値電圧に到達する。この時点で、トランジスタ４６
が非導通状態となり、代ってトランジスタ３２が導通状
態となる。この間、トランジスタ１Ｂが非導通状態に反
転し始め、時点７２では１節点２Ｂの電圧がＶＨまで降
下する。トランジスタ３２が導通状態であるので、コン
デンサ２８に蓄積された電荷はその一部が符号５４で示
される伝送線容量に移動する。これにより、実質的に節
点１２にあられれた高レベル信号が伝送線に送られる。

上記動作が行われている間に、入力信号波形は充電用ト
ランジスタ２０を導通状態にし、これによりコンデンサ
４４に貯えられた電圧をゼロボルトに引下げるが、この
動作は時点７Ｂまでに完了する。

ＶＨとＶＬは電荷不滅剤を適用すれば、以下の式で関係
付けられる。

Ｃ（５−Ｖ　　）−Ｃ（Ｖ　　−Ｖ　　）−ＣＶ２ＯＨ
ｔ）ＩＬ　　　　４４Ｌしたがって。

が得られる。

ココテ、Ｖｄｄ＝５Ｖｃあり、Ｃ２８はコンデンサ２８
の容量であり、Ｃ４４はコンデンサ４４の容量、そして
Ｃｔは伝送線の容量である。

ＶＩＮのｌサイクル（例えば、５ポルトからゼロボルト
へ、そして再度５ボルトに戻る）ごとにこの回路で消費
される全消費電力は次式で与えられる。

上式より、消費電力に関し、許容最小ＶＨ電圧と許容最
大ＶＬ電圧とを回路上に選定することで、最小になしう
ることが分る。低電力消費ということは本発明の利点の
１つである。他の利点は、２つのコンデンサ２８．４４
が比較的緩慢に充電されることがらｄｉ／ｄｔ雑音が小
さいということである。かかる小さいｄｉ／ｄｔ雑音が
、いかなる伝達遅延の増加をも伴うことなしに本発明に
よって可能となるのである。

伝送線５０はコンデンサ２８かコンデンサ４４のいずれ
かによって駆動されていることから、電源から伝送線５
０への直流は全く流れない、２つのトランジスタ１Ｂ、
２０のコンダクタンスを他の２つのトランジスタ３２．
４６のそれに比して比較的小さなものにすることにより
、電源２４に現れるあらゆる電流スパイクを最小になし
得て、しかも信号伝達速度をも最大になし得る。

本発明の実用的実施例は、第３図に電気回路として示さ
れている。すべての図面において、可能な限り、同じ符
号は同じ部品を特定している。この実用的伝送線駆動回
路の全体が、符号８０で示されている０回路８０は、以
下の変更があるものの総じて回路ｔｏ（ｚｉ図）に類似
している。コンデンサ４４は節点４０と節点８２の間に
接続され、さらに節点８２の一方はＶｓｓ　、すなわち
アースのような電圧源８４に対して抵抗８Ｂおよび別の
コンデンサ８８を並列に介して接続されている。コンデ
ンサ２８は節点２６と節点８２の間に接続されている。

伝送線安定化回路はトランジスタ８０．８２．９４．９
８で構成されて付加されている。トランジスタ９０はＮ
チャンネルＦＥＴといった種類のもので、そのゲート９
８がドレインに短絡され、さらに延びて電圧源１０Ｇに
接続されている。トランジスタ８０のソースはＰチャン
ネルトランジスタ９２のソースに接続されている。

トランジスタ９２には、伝送線節点３４に接続されたド
レインが設けられている。トランジスタ９２のゲート１
０２はインバータ出力節点３８に接続されている。Ｎチ
ャンネルトランジスタ９４のドレインは伝送線節点３４
に接続されているが、一方でそのソースはＰチャンネル
トランジスタ９６のソースに接続されている。トランジ
スタ８４のゲート１０４はインバータ出力節点３８に接
続されている。Ｐチャンネルトランジスタ９８のゲート
１０８は自己のドレインに短絡されている。

動作状態では、２つのトランジスタ８０．９８は電流源
として動作し、一方、トランジスタ９２とトランジスタ
８４のいずれかは節点３８に現れる適当な電圧値によっ
て導通状態となる。したがって、これら２つのトランジ
スタ８０．９Ｂのいずれか一方は伝送線５０に現れる電
圧を安定化するのに電流源として動作し、さらに、この
伝送線の種々の損失を補償する傾向にあるであろう、２
つのコンデンサ２８、４４は節点８２に接続されている
が、この節点には、交流結合ノイズを減少させるのに、
コンデンサ８８がアースとの間に接続されている。この
交流結合ノイズはコンデンサ２８あるいはコンデンサ２
４が非常に短時間に放電するときにも発生する。ｍ点８
２の電位を安定化させるのに、抵抗８６が節点８２とア
ースの間に接続されている。したがって２つのコンデン
サ２８．４４の節点８２側の電極の電位も安定化される
。

第４図は本発明に係わるもう１つの実施例の電気回路図
で、総体的には第３図に示された回路に類似している。

この実施例の回路は一括して符号１０Ｂで示されている
。第４図の実施例では、電流源トランジスタ９０のゲー
ト３Ｂは、それ自体のドレインに短絡されておらず１代
って路線１１０を通して節点１１２に接続されている。

Ｐチャンネルトランジスタ１１４の電流路は電圧源１１
８と節点１１２の間に接続され、さらに、Ｎチャンネル
トランジスタ１１Ｂの電流路は節点１１２とアース１２
０の間に接続されている。２１点１１２はトランジスタ
１１４のゲート１２２とトランジスタ１１８のゲート１
２４にも接続されている。クランプ回路を形成する２つ
のトランジスタ１１４　、　ｔｔｅは、回路１０ｇにお
ける他の部分とは隔離された部分に作られる。したがっ
て、２つのトランジスタ１１４　、　ｌｉＧのコンダク
タンスは厳密に調整されて、所定のバイアス電圧ｖｘが
路線１１０に現れるであろう。

同様に、ゲー）　１０６は１本実施例では、路線１２８
を通して節点１２８に接続されている。Ｐチャンネルト
ランジスタ１３Ｇは、電圧源１３２を節点１２８に接続
する電流路を備えている。Ｎチャンネルトランジスタ１
３４は、節点１２８を接地１３Ｂに接続する電流路を備
えている０節点１２８はさらにトランジスタ１３０のゲ
ート１３８にも、トランジスタ１３４のゲート１４０に
も接続されている。トランジ、スタ１１４　、１１８に
おけると同様に、トランジスタ１３０　、１３４は主回
路１０Ｂからは隔離されたスライス上の所定領域に作成
される。それ故に、２つのトランジスタ１３０　、１３
４のコンダクタンスは十分な注意の下に選択されて所望
のバイアス電圧ＶＹが付与されるが、トランジスタ９６
はこの所望のバイアス電圧値において導通状態になる。

伝送線電圧安定化回路の２例を示したが、レベルＶＨや
ＶＬをクランプする回路、例えば、−膜内なダイオード
クランプ回路も本発明の主回路に接続しうる。

本発明は相補性金属酸化膜半導体（ｃｘｏｓ）技術によ
る実例として説明した。しかしながら、未発明はバイポ
ーラのような他の回路類への応用も可能で、さらに２チ
ップ間伝送線における信号伝送において、電流スパイク
に悩まされ易い電圧源を用いないで低速再充電コンデン
サを用いることが要請されるいかなる場合にも使用可能
である。

つまり、信号伝送回路についての複数の実施例を示し、
さらに伝播遅れの増大分が最小であるような低ｄｉ／ｄ
ｔ雑音の利点に言及した８本発明はこれらの実施例に限
定されるものでなく、特許請求の範囲に記述した要旨と
範囲に基づくものである。

本発明を要約すれば、以下のとおりである。

伝送線駆動回路１０は信号入力１２を含む、第１のコン
デンサ２Ｂは、入力信号の２つのとり得るビット値の１
つに対応する第１の電圧レベルを蓄積する。第２のコン
デンサ口はとり得るビット値の残りの１つに対応する第
２の電圧レベルを蓄積する。第１と第２の電圧供給源２
４．４２は、それらに対応する電圧レベルにこれらのコ
ンデンサを再充電すべく、第１第２のコンデンサ２８．
４４に選択的かつ対応的に接続される。伝送線５０はス
イッチング回路の出力に接続される。スイッチング回路
は、１つのビット値の入力信号の受信に応答して、第１
のコンデンサ２８をスイッチング回路出力３４に接続す
るように作動する。このスイッチング回路は、もう１つ
のビット値の入力信号の受信に応答して、第２のコンデ
ンサ４４をスイッチング回路出力端子３４に接続するよ
うにも動作する。ビット値はかくして伝送線５０へと交
互に伝播される。

くその他の開示事項〉以上の記載に関連して、更に下記の各項を開示する。

（１）伝送線駆動回路で、１つの信号入力と、入力信号の２つのとり得るビット値のうちの第１のビッ
ト値に対応する第１の電圧レベルを蓄積する第１のコン
デンサと、入力信号のとり得る第２のビット値に対応する第２の電
圧レベルを蓄積する第２のコンデンサと、第１のコンデンサを第１の電圧レベルまで再充電すべく
第１のコンデンサに選択的に接続される第１の電圧供給
源と、第２のコンデンサを第２の電圧レベルまで再充電すべく
第２のコンデンサに選択的に接続される第２の電圧供給
源と。

１つの伝送線と、その入力端子が信号入力に結合され、その出力端子が伝
送線に接続されたスイッチング回路であって、さらに第
１第２のコンデンサが接続されているものを含んで成り
、上記スイッチング回路は、第１のビット値の入力信号の
受信に応答して、第１のコンデンサを出力端子に接続す
るように動作し、一方第２のビット値の入力信号の受信
に応答して、第２のコンデンサを出力端子に接続するよ
うに動作し、これにより信号入力端子に受信されたビッ
ト値が伝送線に送出されるようにしたことを特徴とする
信号伝送回路。

（２）上記の回路において、該スイッチング回路は、同
スイッチング回路に結合したそれぞれの制御節点をもつ
該第１と第２コンデンサスイツチで構成され、該第１コ
ンデンサスイツチは、該スイッチング回路入力に現れた
第２ビツト値に反応して、第１コンデンサを該第１電圧
供給源に接続する際に動作し、該第２コンデンサスイツ
チは。

該スイッチング回路入力に現れた該第２ビツト値に反応
して、第２コンデンサを該第２電圧供給源に接続する際
に動作する。

（３）該スイッチング回路は。

該信号入力に結合し、かつ出力も持つインバータがあり
、該インバータは、その出力でのビット値が該入力信号
のビット値を反転させたもので、１個の反転信号を得る
ことを目的として該入力信号を反転させる場合に動作し
。

第１と第２のコンデンサ結合スイッチがあり。

それぞれは該インバータの該出力に結合した制御節点が
あり、該第１コンデンサ結合スイッチは、スイッチ制御
節点において該反転信号の第２ビツト値を受信したこと
に反応して、該コンデンサを該伝送線に接続する際に動
作し、該第２コンデンサ結合スイッチは、スイッチ制御
節点において該反転信号の第１ビツト値を受信したこと
に反応して、該第２コンデンサを該伝送線に接続する際
に動作する、ものから構成される。

（０２値信号を伝送線に送出回路で、伝送線に送出する
ビット値を安定させる目的の電圧安定化回路でも構成さ
れる。

（５）補相関係にある２つのビット値を有する入力信号
を受信する１つの信号入力端子と。

信号入力端子に接続されていて、該信号入力端子からの
入力信号の値と補相関係にあるビット値である反転出力
をその出力端子に出力するように動作するインバータと
、第１のビット値に対応する第１の電圧を供給する第１の
電圧源と、第２のビット値に対応する第２の電圧を供給する第２の
電圧源と、信号入力に結合する制御節点を有し、該制御節点上に現
れる第２のビット値の信号に応答して、第１のコンデン
サに第１の電圧源を接続するように動作する第１のスイ
ッチと、信号入力に結合する制御節点を有し、該制御節点上に現
れる第１のビット値の信号に応答して、第２のコンデン
サに第２の電圧源を接続するように動作する第２のスイ
ッチと。

インバータ出力に結合する制御節点を有し、それの制御
節点に第１のビット値の反転信号が受信されたことに応
答して、第１コンデンサを伝送線節点に接続するように
動作する第３のスイッチと。

インバータ出力に結合する制御節点を有し、それの制御
節点に第２のビット値の反転信号が受信されたことに応
答して４第２のコンデンサを伝送線節点に接続するよう
に動作する第４のスイッチとを含んで成り。

これにより、コンデンサの１つは、該コンデンサの他方
が、対応する１つの電源から再充電されている間に、電
荷を伝送線に送出することを特徴とする信号伝送回路。

（８）該第１、第２安定化電圧供給源のそれぞれは、制
御電極と電流路を持つトランジスタから構成され、各該
電流路はそれぞれの電圧源を対応する安定化スイッチに
接続し、各該トランジスタの制御電極はそれぞれの電圧
源に接続されている。

（７）該第１と第２安定化電圧供給源のそれぞれは、そ
れぞれの電圧源を対応する電圧安定化スイッチに結合す
る電流路を持つトランジスタで構成され、少くとも２値
の安定化入力信号があって、各該トランジスタの制御電
極が該電流路のフンダクタンスを制御する目的でそれぞ
れの安定化入力信号に結合している。

（８）該第１コンデンサの第１電極は該第１と第３のス
イッチに接続されており、該第２コンデンサの第１電極
は第２と第４のスイッチに接続されており。

第３コンデンサがあって、該第１と第２のコンデンサの
第２電極はそれぞれの第１電極とは反対であってＡＣ結
合雑音を低下させる目的の該第３コンデンサを通してア
ースに接続される。

（９）　（８）の回路において、該第２電極における電
位を安定化する目的で、一方が該第１と第２のコンデン
サの該第２電極で、もう一方がアースである間に接続さ
れた１個の抵抗から構成される。

（１０）該第１−第２・第３−第４スイツチは電流路を
もつトランジスタからなり、該制御節点はそれぞれ制御
電極から構成される。

（１１）上記の回路で、該第１・第２スイツチの該電流
路は反対の導電形のもので、該第３・第４スイツチの電
流路は反対の導電性の形のものである。　（１２）伝送
手段において、ＡＣ結合雑音を減少させる目的で、該第
１と第２のコンデンサの該結合トランジスタ側でない電
極を第３のコンデンサを通してアースへ結合されている
手段をも含む。

（１３）該電極の電圧を安定させる目的で、第１と第２
のコンデンサの電極を抵抗を通してアースへ接続する手
段をも含む。

（１４）反転信号の第２ビツト値の受信に反応して、第
１安定電圧供給源を伝送線に接続し、反転信号の第１ビ
ツト値の受信に反応して、第２安定電圧供給源を伝送線
に接続する手段をも含む。

（１５）　２値信号を伝送線に送出する手段においてつ
ぎの手順からなる。

入力信号がもつ２個の可能なビット値のうち。

第１のものに対応する第１電圧レベルを第１コンデンサ
に蓄積し。

可能なビット値のｗ４２に対応するｓ２電圧レベルを第
二のコンデンサに蓄積し、相反するビット値に対応する第１と第２の電圧供給源に
よって、第１と第２のコンデンサを選択的に再充電し、第１ビツト値の入力信号の受信に反応して第１コンデン
サを伝送線に結合し、第２ビツト値の入力信号の受信に反応して第２コンデン
サを伝送線に結合し。

かくして、入力信号のビット値が伝送線に伝送される。

【図面の簡単な説明】

第１図は１本発明に基づく基本構成の信号伝送回路の電
気回路図である。第２図は、第１図に示された回路の動作を示す波形図で
ある。第３図は１本発明に基づく第１の実施例としての実用的
な信号伝送回路の電気回路図である。第４図は１本発明に基づく第２の実施例としての実用的
な回路についての電気回路図である。１０、、、、ドライバー回路全体１２、、、、信号入力！８．３２．、、、　ｐ形ＦＥ？２０、４Ｂ、、、、ｎ形ＦＥＴ２２、、、、インバータ２４、、、、第１の電圧供給源４２、、、、第２の電圧供給源２Ｂ、、、、第１の充電コンデンサ４４、、、第２の充電コンデンサ３４、、、、出力５Ｇ、、、、伝送線５２、、、、伝送線の抵抗５４、、、、伝送線の容量

Claims

【特許請求の範囲】

（１）伝送線駆動回路で、１つの信号入力と、入力信号の２つのとり得るビット値のうちの第１のビッ
ト値に対応する第１の電圧レベルを蓄積する第１のコン
デンサと、入力信号のとり得る第２のビット値に対応する第２の電
圧レベルを蓄積する第２のコンデンサと、第１のコンデンサを第１の電圧レベルまで再充電すべく
第１のコンデンサに選択的に接続される第１の電圧供給
源と、第２のコンデンサを第２の電圧レベルまで再充電すべく
第２のコンデンサに選択的に接続される第２の電圧供給
源と、１つの伝送線と、その入力端子が信号入力に結合され、その出力端子が伝
送線に接続されたスイッチング回路であって、さらに第
１第２のコンデンサが接続されているものを含んで成り
、上記スイッチング回路は、第１のビット値の入力信号の
受信に応答して、第１のコンデンサを出力端子に接続す
るように動作し、一方第２のビット値の入力信号の受信
に応答して、第２のコンデンサを出力端子に接続するよ
うに動作し、これにより信号入力端子に受信されたビッ
ト値が伝送線に送出されるようにしたことを特徴とする
信号伝送回路。
（２）補相関係にある２つのビット値を有する入力信号
を受信する１つの信号入力端子と、信号入力端子に接続されていて、該信号入力端子からの
入力信号の値と補相関係にあるビット値である反転出力
をその出力端子に出力するように動作するインバータと
、第１のビット値に対応する第１の電圧を供給する第１の
電圧源と、第２のビット値に対応する第２の電圧を供給する第２の
電圧源と、信号入力に結合する制御節点を有し、該制御節点上に現
れる第２のビット値の信号に応答して、第１のコンデン
サに第１の電圧源を接続するように動作する第１のスイ
ッチと、信号入力に結合する制御節点を有し、該制御節点上に現
れる第１のビット値の信号に応答して、第２のコンデン
サに第２の電圧源を接続するように動作する第２のスイ
ッチと、インバータ出力に結合する制御節点を有し、それの制御
節点に第１のビット値の反転信号が受信されたことに応
答して、第１コンデンサを伝送線節点に接続するように
動作する第３のスイッチと、インバータ出力に結合する制御節点を有し、それの制御
節点に第２のビット値の反転信号が受信されたことに応
答して、第２のコンデンサを伝送線節点に接続するよう
に動作する第４のスイッチとを含んで成り、これにより、コンデンサの１つは、該コンデンサの他方
が、対応する１つの電源から再充電されている間に、電
荷を伝送線に送出することを特徴とする信号伝送回路。