JPH02213942A - 命令コード変換階層記憶計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は階層記憶装置を有する電子計算機を高速化した
１！ｔＷに関する。

（従来の技術） 電子計算機は、メモリ（記憶装置）から命令コードを読
み出し、その命令コードに従って、データの読み書きや
演算を行う、現在まで発展してきたノイマン型計算機は
、メモリのアクセスが計算機の演算処理より遅いために
、命令コード当たりの処理能力を高め、メモリから読み
出すべき命令コードの絶対量（ビット数）を減らす方向
に発展してきた。このような計算機をＣｌ５Ｃ：Ｃｏｍ
ｐｌｅｘ Ｉｎｓｔｒｕｃｔｉｏｎ　　Ｓｅｔ Ｃｏｍｐｕｔｅｒ という、しかし、この結果、メモリから読み出した命令
コードと演算装置の制御信号（マイクロコード）との対
応が複雑になり、その変換や制御に時間がかかるように
なり、処理装置が遅くなってきてしまった。

そこで生まれたのが、 ＲＩ　ＳＣ：　Ｒｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ　　旦ａｔ 旦ｏｍｐｕｔｅｒ である、これは、最近の半導体メモリが高速化してきて
いることを利用し、マイクロコードなそのまま記憶・保
存する命令コードとして採用したり、マイクロコードに
変換して内部制御を行うことがやり易いように、つまり
高速になるようにマイクロコードに近い形の命令コード
を定めてこれを記憶・保存したりしている。ＲＩＳＣと
Ｃｌ５Ｃで同一の演算をする場合、一般にＲＩＳＣのほ
うが命令コード量は多くなる。

Ｃｌ５Ｃても用いられているが、ＲＩＳＣで特に！ｉＷ
なのは、階層記憶システムである。これは、低速、安価
な大容量の記憶装置（外部記憶：磁気ディスクなど）か
ら高速、高価な小容量の記憶ｖｔａ！（キャッシュ：半
導体メモリなど）に至る記憶装置を用意し、計算機の命
令コードは、非常に短時間の間に再実行されることが多
いことを利用して、−度実行した命令コードを保存し、
再実行の際に、その命令コードがキャッシュメモリ等の
高速メモリ内に残っていれば、それより遅い記憶装置か
らの読み込みを行わずに、キャッシュメモリから命令コ
ードを読み込み、演算を行うようにして高速に実行でき
るようにしたシステムである。キャッシュメモリ等は小
容量なので、再実行される確率が高い命令コードを選択
して保存する必要があるが、その選択方法は１周知の技
術である。キャッシュメモリ等に命令コードを読み込む
ときに、キャッシュメモリ等のどの部分に命令コードが
読み込まれているかを電気的にマークしておき、再実行
の際に利用できるかどうかを調べられるようにしておく
が、これも周知の技術である。

通常、外部記憶装置、主記憶装置、キャッシュメモリの
３層程度の構成を用い、外部記憶装置に磁気ディスク、
主記憶装置に低速半導体メモリ、キャッシュメモリに高
速半導体メモリを用いる。

この場合、機能的に見ると主記憶装置と外部記憶装置の
関係はキャッシュメモリと主記憶装置の関係と同じであ
る。キャッシュメモリを用いると、小規模なシステム、
あるいはある種の計算処理ではＲＴＳＣはＣｌ５Ｃより
高速に計算処理を実行することができる。

（発明が解決しようとする課ｙｔｓ） しかし、ＲＩＳＣは命令コード量が多く、最終的に命令
コード全体を記憶している外部記憶装置から、主記憶装
置さらにはキャッシュメモリへ読み出す命令コードの絶
対量が多くなってしまい、これがＲＩＳＣを用いた計算
機システムのシステムとしての総合的な実行が遅くなつ
てしまう原因である。

（課題を解決するための手段） 上記課題を解決するため本発明は、低速・大容量の第１
の記憶装置及び高速・小容量の第２の記憶装置からなる
階層記憶システムを採用した電子計算機において、前記
第１の記憶装置と前記第２の記憶！！ｌどの間に命令コ
ード変換装置を設け、該命令コード変換装置は前記＠ｌ
の記憶ＩＪＩｔＷに記憶された機械語形式の命令コード
を入力してこれを対応するマイクロコードに変換して前
記第２の記憶装置に出力するようにしたものである。

（作　　用） この装置を用いた計算機システムでは、外部記憶装置等
の低速メモリ上の命令コード量を減らし、キャッシュ等
の高速メモリ上の命令コードから演算処理装置の制御信
号への変換と制御を高速にするために、外部記憶装置等
の低速メモリに記憶される命令コードと、キャッシュ等
高速メモリに記憶される命令コードを異なるものとし、
その変換をキャッシュ等の高速メモリに読み込む時点で
行う、主記憶装置は先に述べたように外部記憶装置に対
してキャッシュメモリの機能を有するので外部記憶装置
から主記憶？ｔＮに命令コードを読み込む時点て変換を
行うもので、同一原理で高速化を図るものも同様である
。

キャッシュメモリ付のｃｒｓｃとの違いは、Ｃｌ５Ｃが
、キャッシュメモリに外部記憶装置上の命令コードと同
じものを保存して再利用するが、命令コードを実行する
都度、内部制御信号に変換するのに対し、本発明にかか
る計算機では、キャッシュメモリ等の高速メモリに読み
込む時点で変換を行い、キャッシュメモリ等の高速メモ
リ内の命令コードを再実行する場合は再度変換をする必
要がないことである。一部のＣｌ５Ｃでは、データ転送
を指示するコードとその繰り返しを指示するコードのよ
うに。

連のコードの組に対して動作を定義し、その動作中は、
内部制御信号への変換を行わないものがあるが、コード
の叉行後も再実行の可能性が高ければ変換後のマイクロ
コード（制ｆＲＭ号ンの形でキャッシュに保存するこの
装置を用いたシステムとは構成・作用が異なる。

（実　施　例） ［実施例１］ 主記憶装置からキャッシュメモリへの読み込み時に命令
コードを変換するようにしたものである。

本実施例は、外部記憶装置、主記憶装置、命令コード変
換装置、キャッシュメモリ、演算処理装置の順で接続さ
れた構成になる。量産する場合は命令コード変換装置・
キャッシュメモリ、演算処理装置を合わせた半導体集積
回路として製造することになる。命令コード変換装置の
変換速度は、主記憶装置の読み出し速度に合せれば良く
、従来のＣｌ５Ｃではそれより高速なキャッシュメモリ
から命令コードごとに変換していることから、Ｃｌ５Ｃ
で用いられている変換回路を用いれば十分高速であるの
で、この回路を用いて本装置を構成したものを例として
あげる。命令コード実行の度ごとに変換する必要がなく
なるので、命令コードごとの実行が高速になる。命令コ
ード実行順序の飛び越しや繰り返しを指示する命令コー
ドなとては、変換前の命令コードの実行順序に対応した
変換後の命令コード（飛び越し先）を求める必要がある
場合があるが、変換前の命令コードの１単位（バイトや
ワードなどの単位で表わされるコード位置識別の単位）
が変換によって展開された長さを単位として°キャッシ
ュメモリを分割して、変換前の命令コード位置と、変換
後の命令コード位置の２つの値の対応から変換後の命令
コードで次に実行すべきものを求めて制御すればよい、
これ以外に対応回路を用いる方法なども考えられる。−
例として、変換前のコード１単位（例えば１６ビツト）
が変換後のコード１単位（例えば６４ビツト）に変換さ
れるものを示す、ここで、例えば変＃！！前のコードで
４単位先に飛び越して次の命令を実行する場合、キャッ
シュメモリ上では４ｘ６４ビツト先の命令を実行するこ
ととなる。なお、記憶階層をさらに増やし、主記憶装置
と命令コード変換＃ｉｌの間にもう１段キャッシュメモ
リを入れることもできる。

［実施例２］ 外部記憶装置から主記憶装置に読み込む時点で命令コー
ドを変換するようにしたものである。

本実施例は、外部記憶装置、命令コード変換装置、主記
憶！！、（キャッシュメモリ、）演算処理５１ｔ置の順
で接続した構成になる。キャッシュメモリを含んだ３階
層、これを含まない２階層、いずれの階層記憶について
も適用可能である。外部記憶装置からの読み込みは、主
記憶装置からの読み込みに比較しても、かなり低速にな
るのて変換回路は低速で良い　この構成は、先に述べた
ＲＩＳＣシステムで、外部記憶装置にコードを圧縮して
記憶しておき、読み出し時にもとのマイクロコードに変
換するような回路を付加したものである。同一の命令コ
ードがくり返された場合に、これをくり返しの数と一つ
の命令コードの組で表現する等の一般のデータ圧縮技術
で用いられている方法で圧縮するようにすれば、外部記
憶上の命令コードの量をさらに少なくすることがてきる
。命令コード変換装置としては、例えば高速通信回路な
どで用いられるデータ圧縮／展開回路が半導体集積回路
として量産されており、これを用いてさらに命令コード
の変換回路を付加すればよい、なお本実施例では、主記
憶装置上には変換後のコードが存在するので、プログラ
ム開発時に主記憶装置メインメモリ上のコードを直接変
更するような場合には、これを外部記憶装置に格納する
ため、圧縮して逆変換することも必要となる、同一の外
部記憶装置から圧縮していない命令コードやデータなど
も読み出すときは切り替え回路が必要になるが、本実施
例ては、簡単のために該当する装置には圧縮した命令コ
ードのみを記憶することとする０本実施例では１通常の
ＲＩＳＣシステムで外部記憶装置から読み込む単位（例
えば３２７６８ビツト、１０２４コード）ごとに管理し
て変換することとする０例では、これを８２３４ピツト
に圧縮されている。

一般に半端な長さになるが、これについては読み込み制
御などと合わせてプログラムで管理してもよい。

（効　　果） 命令コード変換装置と階層記憶を組み合わせた本発明に
係る装置を用いることにより、Ｃｌ５ＣとＲＩＳＣの長
所を合わせた高速な計算機を構築することができる。

【図面の簡単な説明】

第１図は本発明にかかる計算ａｌ（一実施例）のシステ
ム構成図、第２図は回能の実施例のシステム構成図であ
る。 ｌ・　・計算機本体、２・　・外部記憶装置、３・　・
主記憶′！ＩｔＮ、４・　・キャッシュメモリ、５・　
・演算処理装置、６・　・命令コード変換装置

Claims (1)

1. 【特許請求の範囲】 １、低速・大容量の第１の記憶装置及び高速・小容量の
   第２の記憶装置からなる階層記憶システムを採用した電
   子計算機において、前記第１の記憶装置と前記第２の記
   憶装置との間に命令コード変換装置を設け、該命令コー
   ド変換装置は前記第１の記憶装置に記憶された機械語形
   式の命令コードを入力してこれを対応するマイクロコー
   ドに変換して前記第２の記憶装置に出力するようにした
   ことを特徴とする命令コード変換階層記憶計算機。 ２、前記第１の記憶装置を主記憶装置とし、前記第２の
   記憶装置をキャッシュメモリとした請求項１記載の命令
   コード変換階層記憶計算機。 ３、前記第１の記憶装置を外部記憶装置とし、前記第２
   の記憶装置を主記憶装置とした請求項１記載の命令コー
   ド変換階層記憶計算機。