JPS62182946A - トレ−ス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 不発明は、キューバッファｔｆｉえ７ｔｊＯＰＵのノ々
ス情報と、咳ＣＰＵが出力するキュー情報をトレースす
るトレース回路において、バスサイクルごとにキュー情
報ｔ−まとめて複数ビットのキューの変化情報となし、
該キューの変化情報とノ々ス情報とをバスサイクルごと
にトレースするトレース回路に関するものである。

（従来の技術） 従来、キエーバツ７アを備えたＣＰＵのトレース回路と
しては、第３図に示される回路が用いられていた。すな
わち第３図において％　１にトレース　。

回路でめシ、２はキューバッファを備え＊ＯＰυである
。０ＰＵ２が出力するパスの内容、パス制御情報、キュ
ー情報をトレースするトレース回路１は、パストレース
タイミング横出回路３．キュー情報トレースタイミング
検出回路４、トレースクロック・フレーム情報発生回路
５１記憶回路６で構成されている。パストレースタイミ
ング慣出回路３は０ＰＵ２のパス制御情報が擬続されて
おシ、複数クロックから構成されるバスサイクルのトレ
ースタイミングを作成している。キュ−１青報トレース
タイミング検出回路４は、クロック毎に変化する０ＰＵ
２のキュー情報が接続されておυ。

キュー［ｆｆｌのトレースタイミングを作成している。

トレースクロック・フレーム情報発生回路５は、パスト
レースタイミング検出回路３から出力されるバスサイク
ルのトレースタイミング傳号と、キュ−１′Ｗ報トレー
スタイミング検出回路４から出力されるキューｔｆｆ４
トレースタイミング信号との両刀からトレースクロック
？出力すると同Ｉ寺に、該クロックがパスのトレースタ
イミングかキュー慣報トレースタイミングかｔ区別する
フレーム情報を出力している。記１意回路６はトレース
クロック毎に該記憶回路６のアドレスを更併しｌがら、
０ＰＵ２が出力するパスの内容、パス制御情報、キュー
１１Ｖ報、）し・−ム情報ｉトレースしていた。

（発明が解決しょうとする問題点） しかしながら、この工うなトレースクロック毎に記憶回
路６ケ動作させる従来のトレース回路１では、＄４図に
示され文様にキュー情報、例えば人、　Ｂ　、　Ｏ、Ｄ
′４？がＣＰＵのクロック毎に連続して発生する場合が
あるので、記憶回路６や記憶回路６の制御回路部はその
動作５の高速１生が要求され、ＣＰＵのクロック１個で
トレース金光了させておかなければならない欠点がめっ
た。またキュー情報をトレースするタイミングでも１本
来トレースする必要のないパス情報や、ノζス割仰情報
ケもトレースしてしまうため、記憶回路６の使用効率が
悪い欠点がめった。

不発明は、上記の欠点を解決することを目的としており
、バスサイクルの成る予め定められｍ％異点から次のバ
スサイクルの前記特異点１でに発生した論述のキュー情
報をキューの変化情報としてとらえ、このキューの変化
情報ｔノぞター／として複数ビットのコードに変換しｓ
　ｒＷ記特異点間毎に前記キューの変化情報としてとら
えられ変換されたコードを記憶回路にトレースすること
に工り。

トレース回路の高速＠拝金低速動作にできるとともに、
記憶回路の使用効率を同上させるトレース回路全提供す
ることを目的としている。

（問題点を解決するための手段） その九め不発明のトレース回路はキューバッファを備え
たＣＰＵのキュー、の変化情報？トレー　スするトレー
ス回路において、すべてのバスサイクルにそれぞれ一回
だけ出現する特徴的な遷移状態を示す特異点ｋｍ出する
検出回路と、一つのバスサイクルの特異点から仄のバス
サイクルの特異点までに発生したキューの変化情報を４
！数ビツトの信号に表わし、この１百号金前記バスサイ
クルの特異点の後に出力するキュー情報変換回路と、該
キュー情報変換回路の出力を記憶する記憶回路とを備え
たことｔ″特徴している。

以下図面を参照しながら不発明の一実施例を説明する。

（笑施刻） 第１図は本発明に係るトレース回路の一実施例構成％第
２図はそのタイムチャートを示して＾る。

ｇｉ図において、１１はトレース回路、１２は検出回路
、１３はキュー情報変換回路、１４は記憶回路、１５は
ＯＰＵ’ｊｊ表わしている。　　、トレース回路１１は
トレースの対象となっている０ＰＵＩ　５の動作過８を
トレースするものであｐ、０ＰＵ１５に接続されている
パスに現われる情報、すなわちアトし・ス及びデータ、
０ＰＵ１５が出力するパス制御情報、キュー情報を必要
に応じ選択的に記憶回路１４に記憶させる。トレース回
路１１のトレース対象となっている該０ＰＵ１５は、そ
のＰ３ｉに有限個のキュー　バッファを備えておシ、図
示されていないＲＯＭ’等を介してパスから取り込１れ
た命令コードヶ一度上記キューバッファに入れ、該０Ｐ
ＵＩ　５のバスサイクルとは非同期にキューバッファの
ＦＦ３谷＊順久笑行している。そして該０ＰＵ１５Ｕキ
ユーバツフアの同各が実行される過程を示す九のキュー
情報を出力している。

一万検出回路１２は０ＰＵＩ　５から出力されるパス制
御情報ｒ常時監視してお、り、０ＰＵ１５のすべてのバ
スサイクルの中に必ず発生し、かつその発生回数が一度
である特異点？検出している。

このバスサイクルの特異点としては、例えばパスに現わ
れたアトし・スが有効でめるＣとを表示する制ｇｌｌ信
号の立上り時点、パスに現われ友上記アドレスが無効で
あることを表示する制御信号の立下り時点、或いはリー
ド信号とライト信号のオアｔとった時点の信号出現時点
等が存在する。前記検出回路１２が乙の特異点を検出す
ることに工って、複数個のクロックで構成さｎるバスサ
イクル金１区間として区切ることができる。

第２図は、この特異点として上記バスサイクルに現われ
たアドレスが無効となることｔ″表示る制御信号（アド
レス有効信号ンの立上り時点を選んだときのタイムチャ
ートが示されておυ、検出回路１２は各バスサイクルの
終りのクロックでその構出信号を出力している。今後こ
の検出備考をタイミング１ｇ号と呼ぶことにする。

後に祝明するキューの深さ情報と０ＰＵＩ　５から出力
されるキュー情報とをキュー情報変換回路１３は検出回
路１２から出力されるタイミング信号に工って区切シ、
該タイミング信号に工って区切られる１区間内の前記キ
ュー慣報、キュー情報の順序、キューの深さ情報の少な
くとも一つの情報が容易に推測できるパターンとしてと
らえ、このパターンを複数ビットでコード化し、キュー
の変化情報として出力する。ここでキューの深さ情報と
ＵＯＰＵ１５のキューバッファ内にあって。

夫付されるべき命令コードの数をいい、キュー清報とパ
ス制御情報とから得られるキューバッファの現在使用数
の情報をいう。

記憶回路１４はキュー情報変換回ｖ８１３で得られ友１
区間についてのキューの変化１′Ｈ報とその池のパス情
報とｔｌつの区間を区切るタイミング信号ごとに記憶す
る回路である。そして該記憶回路１４は、複数個のクロ
ックで構成される久の１区間の早いクロックで前記キュ
ーの変化情報等？記憶する。

次に、不発明の一実′ＩＭ列の動作を第２図のタイムチ
ャートとともに説明する。

検出回路１２は第１図で説明し友如く、バスサイクルの
特異点をパス制御情報から検出しており、上記の例では
パスに現われたアトし・スが無効となるアドレス有効信
号の立上り時点ｔ％異点として検出している。従って該
検出回路１２に第１０クロツク、Ｗ１６のクロック及び
第１２のクロックの６立下りにタイミング信号を出力す
る。このタイミング信号に工って一１！！数のクロック
で構成されるバスサイクルが、バスサイクル１．バスサ
イクル２という、様に１区間として区切られる。

０ＰＵ１５はクロックごとにキュー情＊’ｉ出力するが
、トレース回路１１はパスティクルで生じる０ＰＵＩ　
５の実行過程を対象にトレースするも′のでろるから、
バスサイクル１として区切られたバスサイクルにおける
ＯＰυ１５が出力するキュー情報を今人、Ｂ、Ｏ，Ｄと
し、’Ｅ７？（バスサイクル２として区切られたバスサ
イクルにおける（３ＰＵ１５が出力するキュー情報をＢ
、Ｏ，人、Ｃとする。キュー情報変換回路１３は、区切
られ九］５スサイクル１内に送られてくるバスサイクル
についてのシリーズのキエー情報人、Ｂ、Ｏ，Ｄ’＆：
１つのパターンとしてとらえ、すなわちｒＡ、Ｂ、Ｏ，
ＤＪトイウノぞターン（人、Ｂ、Ｏ，Ｄという順序も含
む）ケキューの変化情報として複数のビットでコード化
し、該ｒＡ、Ｂ、Ｏ，Ｄ」というキューの変化情報のコ
ードを記憶回路１４に記憶させる。

同様に、区切られたバスサイクル２内に送られてくるバ
スサイクルについてのシリーズのキュー情報８，０１人
、ＣがノぞターｙｒＢ、Ｏ，Ａ、０」すｚ２））ｒＢ、
Ｏ，Ａ、０」というキューの変化情報のコードに変化さ
れ、このに侯されたコードが記憶回路１４に記憶される
。

キュー情報変換回路１３でキューの変化情報に変換され
九コードは、久のキューの変化情報に変・換されたコー
ドがキュー情報変換回路１３に発生する繭重でに記憶回
路１４に記憶しておけば工いので、記憶回路１４の高速
性が緩和される。すなわち、低速動作がＣ’Ｔ　能と次
る。

内部にキューバッファ内備えた０ＰＵ１５において、キ
ューバッファのキューの深さ、すなわちキューバッファ
に入っている有効なデータの数は、キュー情報変換回路
１３で矢の工うに処理式れる。

すなわち該キュー情報変換回路１３にはキューバッファ
の記憶段数に対応しｆｃｄのビット列（例えばレジスタ
等を使用）が用意されており、かつキニーバッファの各
記憶段は上記ビット列にそれぞ十 れ１対に対応付けられている。

そして第２図に示されたバスサイクル１．バスサイクル
２の各最終クロック時において、キュー情報変換回４１
３円の上記ビット列の内容が記憶回路１４へ転送され記
憶される。

上記の説明ではキューの変化１肯報とキューの深さとを
別々に説明し友が、こｎらはキュー情報変換回路１３で
同時に、すなわち区切られ次バスサイクル１、バスサイ
クル２内でそれぞれキューの変化情報とキューの深さｆ
１ｖ報とが１個のデータとして記憶口Ｗ＆１４に記憶さ
れる。これから明らかな様に区切られたバスサイクル毎
に１つのデータとして記憶されるので記憶回路１４が有
効に使用されることになる。

（発明の効果） 以上説明し几如く、本発明によれば、バスサイクルの特
異点で区切られバスサイクル毎、にキューの変化情報及
びキューの深さｔまとめた１データとしてトレースする
工すにし友ので、トレース回路の高速動作？低速動作に
することができるとともに、記憶回路の使用効４１同上
させることができる。

【図面の簡単な説明】

第１図は本発明に係るトレース回路の一芙施例郁成、第
２図はそのタイムチャート、第３図は従来のトレース回
路の構成５例、第４図はそのタイムチャートである。 図中、１１はトレース回路、１２は検出回路、１３はキ
ュー↑ぎ報変換回路、１４は記憶回路、１５はＯＰＵで
ある。

Claims (1)

1. 【特許請求の範囲】 キューバッファを備えたＣＰＵのキューの変化情報をト
   レースするトレース回路において、すべてのバスサイク
   ルにそれぞれ一回だけ出現する特徴的な遷移状態を示す
   特異点を検出する検出回路（１２）と、 一つのバスサイクルの特異点から次のバスサイクルの特
   異点までに発生したキューの変化情報を複数ビットの信
   号に表わし、この信号を前記バスサイクルの特異点の後
   に出力するキュー情報変換回路（１３）と、 該キュー情報変換回路の出力を記憶する記憶回路（１４
   ）とを備えたトレース回路。