JPH02198072A - デイジタル補間方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル補間方式に係り、特に異なった周波
数のクロックで動作する装置間のデータ転送に好適なデ
ィジタル補間方式に関する。

〔従来の技術〕

従来のディジタル補間方式は、分枝番号８７−１３８４
３に記載されていて、第３図にその構成を示すように、
あるクロック（ｆｓと称す）で動作する装置１において
、ｆｓでサンプリングして、データ格納メモリ３に格納
するデータと係数格納メモリ４から読み出した補間係数
との積和演算によって、ｆｓに非同期な他のクロック（
ｆｒ　と称す）に同期した補間値を算出していた。また
、補間係数はｆｘとｆｒどの時間差（Ｔと称す）によっ
て異なり、時間差検出回路５で求めたＴにより係数格納
メモリ４から対応する係数を読み出していた。

さらに、求めた補間値はｆｓに同期して外部メモリ６に
出力し、ｆｒで動作する装置ｔ２に転送していた。

〔発明が解決しようとする課題〕

上記従来技術は、補間値はｆｒに同期した値ではあるが
、転送するタイミングは補間値を計算するｆｓに同期し
ている。このためタイミングによっては、データの転送
時にハザードが生じ、正しく転送できないという問題が
あった。

これを第４図を使って説明する。この図は第３図の外部
メモリ６に書き込み、そこから読み出すデータとそのタ
イミングを示している。書き込むデータはｆｘの立ち上
りに同期して変化し、一方読み出すデータはｆ、の立ち
上りに同期して変化するａｆｓとｆｒ　との位相関係が
この第４図に示す時には、書き込むデータが変化する瞬
間にデータ転送を行うので、読み出すデータは書き込む
データの変化する前の値か後の値かまたは途中の値とな
り正しくデータ転送できない現象（ハザード）が生ずる
。

本発明の目的は、ｆｓとｆ、で動作する装置間のデータ
転送を、ハザードを生じさせずに確実に行うことである
。

〔課題を解決するための手段〕

上記目的は、補間値を出力するタイミングを、時間差Ｔ
によって切りかえることにより達成される。

〔作用〕 出力タイミング切りかえ部は１時間差Ｔにより、出力タ
イミングを切り替える。

それによって、補間！、（出力データ）を外部メモリに
出力するタイミングを時間差Ｔに応じて変えることがで
きるので、転送時にハザードが生じない、この様子を第
５図により説明する。この図は第３図の外部メモリ６に
書き込み、そこから読み出すデータとそのタイミングを
示している０通常書き込むデータはｆｓの立ち上りに同
期し、読み出すデータはｆｒの立ち上りに同期してそれ
ぞれ変化する。しかし、ｆｓ　とｆｒどの位相関係がこ
の第５図に示すときには１問題点のところで述べた様に
ハザードが生じるので、データを書き込むタイミングを
ｆｓの立ち上りから、立ち下りに変える。こうすると、
ｆｓの立ち下りで書き込まれたデータは、ｆｒへ立ち上
りでは安定な値となっているので、確実にデータを転送
することができる。

〔実施例〕

以下、本発明の一実施例を第１図と第２図により説明す
る。

装置１がｆｓで、装置２がｆｒで動作しているので、装
［１でｆ「に同期する補間値を計算し装＠２に転送する
。またここで、装置２がデータを読みとるのはｆｒのク
ロックの立ち上りとし１時間差Ｔは１　／　ｆ　ｓで正
規化し、Ｏ＜Ｔ＜１と仮定する。

始めに、時間差検出回路５でｆｓとｆｒとの時間差Ｔを
検出する８次にあらかじめ、とりうる時間差に応じた補
間係数を計算して格納している。

係数格納メモリ４から、時間差Ｔに対応する係数を読み
出す。

そしてデータ格納メモリ３に格納されている、データと
積和演算を行うことにより、補間値を求め装置！！２に
転送する。

ここで、本実施例によれば１時間差Ｔが、第２図に示す
ように、０．２５＜Ｔ＜０．７５の場合にはｆ＄の立ち
上りで外部メモリ６に出力し、また０＜Ｔ＜０．２５ま
たは０．７５＜Ｔ＜１．０　の場合には、ｆｓの立ち下
りで外部メモリ６に出力するように、出力タイミング切
りかえ部７で調整する。

本実施例によれば、異なった周波数のクロックで動作す
る装置間のデータ転送を、ハザードを生じさせずに実現
できる。なお装［２はｆ、で動作するディジタル回路で
ある。

〔発明の効果〕

本発明によれば、２つの周波数の異なったクロックｆｓ
　＝　ｆｒとの時間差に応じて、出力タイミングを切り
かえるので、ｆｓとｆｒで動作する別々の装Ｗｉ１ｇ１
のデータ転送を確実にできる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明を説明するタイムチャート、第３図は従来方式の
ブロック図、第４図は従来方式のタイムチャート、第５
図は本発明の動作を示すタイムチャートである。 １、・・・ｆｓで動作する装置１．２・・−ｆｒで動作
する装置２．３・・・データ格納メモリ、４・・・係数
格納メモリ、５・・・時間差検出回路、６・・・外部メ
モリ、７・・・外部メモリに出力するタイミングを時間
差Ｔに応じて切りかえる装置 （出力タイミング切りかえ 部） ス 図 箒 図 某 已 テーグ＃トド内メモリ 外部りＥ′）

Claims (1)

【特許請求の範囲】
1. １、あるクロックでサンプリングしたデータを格納する
   メモリと、補間係数を格納するメモリとサンプリングし
   たクロックと補間したい時刻との時間差を検出する回路
   と、データと係数を積和演算する回路と、時間差に応じ
   た補間係数を読み出す回路と、補間値を出力する外部メ
   モリを具備した補間方式において、補間値を外部メモリ
   に出力するタイミングを検出した時間差に応じて切りか
   えることを特徴としたディジタル補間方式。