JPH0417565B2 - - Google Patents
Info
- Publication number
- JPH0417565B2 JPH0417565B2 JP60185482A JP18548285A JPH0417565B2 JP H0417565 B2 JPH0417565 B2 JP H0417565B2 JP 60185482 A JP60185482 A JP 60185482A JP 18548285 A JP18548285 A JP 18548285A JP H0417565 B2 JPH0417565 B2 JP H0417565B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- clock
- flop circuit
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔概要〕
非同期信号の同期化方式であつて、非同期信号
を第１のフリツプフロツプ回路に受け、第１のフ
リツプフロツプ回路の出力を第２のフリツプフロ
ツプにて同期信号にする際に、第１のフリツプフ
ロツプ回路のクロツクを選択する回路を設ける構
成とし、安定なクロツク信号を得ることを可能と
する。
を第１のフリツプフロツプ回路に受け、第１のフ
リツプフロツプ回路の出力を第２のフリツプフロ
ツプにて同期信号にする際に、第１のフリツプフ
ロツプ回路のクロツクを選択する回路を設ける構
成とし、安定なクロツク信号を得ることを可能と
する。
本発明は非同期信号を同期化する非同期信号の
同期化方式に関するものである。
同期化方式に関するものである。
情報処理、通信等の分野で非同期化信号から同
期化信号を取り出す方式が広く用いられている。
その一つとして２段のフリツプフロツプ回路を用
いるものがある。一方、装置の処理速度を向上す
るために、正常な同期信号が容易に得られる非同
期信号の同期化方式が要望されている。
期化信号を取り出す方式が広く用いられている。
その一つとして２段のフリツプフロツプ回路を用
いるものがある。一方、装置の処理速度を向上す
るために、正常な同期信号が容易に得られる非同
期信号の同期化方式が要望されている。
従来、２段のフリツプフロツプ回路を用いた同
期化方式は、第２図と第３図に示す回路にて行わ
れている。即ち、非同期信号Ｄ１は、フリツプフ
ロツプ回路１に入力され、フリツプフロツプ回路
１の出力Ｄ２は、第２のフリツプフロツプ回路２
の入力となる。第２のフリツプフロツプ回路２の
出力Ｄ３が求める同期信号Ｄ３である。
期化方式は、第２図と第３図に示す回路にて行わ
れている。即ち、非同期信号Ｄ１は、フリツプフ
ロツプ回路１に入力され、フリツプフロツプ回路
１の出力Ｄ２は、第２のフリツプフロツプ回路２
の入力となる。第２のフリツプフロツプ回路２の
出力Ｄ３が求める同期信号Ｄ３である。
第２図と第３図の異なる部分は、第１のフリフ
ロツプ回路１を制御するクロツク信号である。第
２図は、第２のフリツプフロツプ回路２を制御す
るクロツクCLKで第１のフリツプフロツプ回路
１が制御され、第３図は２倍のクロツク2CLKで
制御される。
ロツプ回路１を制御するクロツク信号である。第
２図は、第２のフリツプフロツプ回路２を制御す
るクロツクCLKで第１のフリツプフロツプ回路
１が制御され、第３図は２倍のクロツク2CLKで
制御される。
第２図で示すクロツクCLKの場合は、第４図
に示すタイムチヤートで動作し、第３図に示すク
ロツク2CLKの場合は第５図に示すタイムチヤー
トで動作する。
に示すタイムチヤートで動作し、第３図に示すク
ロツク2CLKの場合は第５図に示すタイムチヤー
トで動作する。
即ち、クロツクCLK（2CLK）の立下がりと非
同期信号Ｄ１の立上がりとが一致するような場合
に、フリツプフロツプ回路１の出力信号Ｄ２はし
ばらく、図に示すＡ部のように不安定状態にな
る。この不安定状態から安定して論理“１”或い
は、論理“０”となると、フリツプフロツプ回路
２は２サイクル（1.5サイクル）で同期信号Ｄ３
が得られる。
同期信号Ｄ１の立上がりとが一致するような場合
に、フリツプフロツプ回路１の出力信号Ｄ２はし
ばらく、図に示すＡ部のように不安定状態にな
る。この不安定状態から安定して論理“１”或い
は、論理“０”となると、フリツプフロツプ回路
２は２サイクル（1.5サイクル）で同期信号Ｄ３
が得られる。
若し、装置の処理速度を向上する場合にクロツ
クを高めたり、又使用する回路素子のばらつきが
あると、第６図に示すようになり、同期信号Ｄ３
は1.5サイクルの時に不安定状態となる。若し、
この1.5サイクル時の信号を装置の他部で使用し
ていると障害を発生するので、処理速度を遅くせ
ねばならない。
クを高めたり、又使用する回路素子のばらつきが
あると、第６図に示すようになり、同期信号Ｄ３
は1.5サイクルの時に不安定状態となる。若し、
この1.5サイクル時の信号を装置の他部で使用し
ていると障害を発生するので、処理速度を遅くせ
ねばならない。
従来の方式では、処理速度を向上するために、
クロツクを速くし、回路素子の影響もあつて初期
の目的とする同期信号が得られないと云うことが
生じた。
クロツクを速くし、回路素子の影響もあつて初期
の目的とする同期信号が得られないと云うことが
生じた。
本発明はこのような点に鑑みて創作されたもの
で、簡易な構成で安定な同期信号の得れらる非同
期信号の同期化方式を提供することを目的として
いる。
で、簡易な構成で安定な同期信号の得れらる非同
期信号の同期化方式を提供することを目的として
いる。
第１のフリツプフロツプ回路にクロツクを選択
する選択回路を付した構成とする。
する選択回路を付した構成とする。
第２のフリツプフロツプ回路のクロツクと２倍
のクロツクを選択回路が選択して、選択されたク
ロツクで第１のフリツプフロツプ回路を作動す
る。本発明では、クロツクを速くする場合には、
選択回路で２倍クロツクを選択するのみにて同期
信号の制御が可能となる。
のクロツクを選択回路が選択して、選択されたク
ロツクで第１のフリツプフロツプ回路を作動す
る。本発明では、クロツクを速くする場合には、
選択回路で２倍クロツクを選択するのみにて同期
信号の制御が可能となる。
第１図は本発明の実施例のブロツク図であつ
て、フリツプフロツプ回路１のクロツク端子に選
択回路として動作するマルチプレクス回路３を付
設してある。
て、フリツプフロツプ回路１のクロツク端子に選
択回路として動作するマルチプレクス回路３を付
設してある。
マルチプレクス回路３の入力は第２のフリプフ
ロツプ回路２のクロツクCLKと同じクロツク
CLKと２倍のCLKである。このマルチプレツク
ス回路３の操作はオペレータが例えば、スイツチ
３−１を押下することによつて、２倍のCLKが
第１のフリツプフロツプ回路１を制御する。
ロツプ回路２のクロツクCLKと同じクロツク
CLKと２倍のCLKである。このマルチプレツク
ス回路３の操作はオペレータが例えば、スイツチ
３−１を押下することによつて、２倍のCLKが
第１のフリツプフロツプ回路１を制御する。
従つて、第６図の如く2CLKで動作している
と、フリツプフロツプ回路１が不安定動作領域が
大きく、フリツプフロツプ回路２の出力としてＤ
３に不所望な出力が生じる時には、マルチプレツ
クス回路３をスイツチ３−１で切り換え、CLK
で動作させる。そうすれば、第５図と略同様の動
作となり、不安定動作域に次のクロツクが入らな
いので、不所望な信号がＤ３に現れることはなく
なる。しかも処理速度の変更はスイツチ操作のみ
にて行なえる。
と、フリツプフロツプ回路１が不安定動作領域が
大きく、フリツプフロツプ回路２の出力としてＤ
３に不所望な出力が生じる時には、マルチプレツ
クス回路３をスイツチ３−１で切り換え、CLK
で動作させる。そうすれば、第５図と略同様の動
作となり、不安定動作域に次のクロツクが入らな
いので、不所望な信号がＤ３に現れることはなく
なる。しかも処理速度の変更はスイツチ操作のみ
にて行なえる。
以上述べてきたように、本発明によれば、極め
て簡易な構成で、処理速度の変更が安定度に基づ
いて行われ、クロツク変更をする上で、極めて有
効である。
て簡易な構成で、処理速度の変更が安定度に基づ
いて行われ、クロツク変更をする上で、極めて有
効である。
第１図は本発明の実施例のブロツク図、第２図
は従来の1CLK時のブロツク図、第３図は従来の
2CLK時のブロツク図、第４図は1CLK時のタイ
ムチヤート、第５図は2CLK時のタイムチヤー
ト、第６図はクロツクを速くした際のタイムチヤ
ートである。 図において、１と２はフリツプフロツプ回路、
３はマルチプレツクス回路を示す。
は従来の1CLK時のブロツク図、第３図は従来の
2CLK時のブロツク図、第４図は1CLK時のタイ
ムチヤート、第５図は2CLK時のタイムチヤー
ト、第６図はクロツクを速くした際のタイムチヤ
ートである。 図において、１と２はフリツプフロツプ回路、
３はマルチプレツクス回路を示す。
Claims (1)
- １ 非同期信号を受信する第１のフリツプフロツ
プ回路１と該第１のフリツプフロツプ回路１の出
力を受信して同期信号を作成する第２のフリツプ
フロツプ回路２とで構成し、前記第１のフリツプ
フロツプ回路１にクロツクを選択する選択回路３
を備え、第２のフリツプフロツプ回路２のクロツ
クと２倍のクロツクを選択して第１のフリツプフ
ロツプ回路１のクロツクとすることを特徴とする
非同期信号の同期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60185482A JPS6245213A (ja) | 1985-08-22 | 1985-08-22 | 非同期信号の同期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60185482A JPS6245213A (ja) | 1985-08-22 | 1985-08-22 | 非同期信号の同期化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6245213A JPS6245213A (ja) | 1987-02-27 |
| JPH0417565B2 true JPH0417565B2 (ja) | 1992-03-26 |
Family
ID=16171532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60185482A Granted JPS6245213A (ja) | 1985-08-22 | 1985-08-22 | 非同期信号の同期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4650543B2 (ja) * | 2008-09-12 | 2011-03-16 | コニカミノルタビジネステクノロジーズ株式会社 | 課金システム、課金方法、課金プログラム、記録媒体 |
-
1985
- 1985-08-22 JP JP60185482A patent/JPS6245213A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4650543B2 (ja) * | 2008-09-12 | 2011-03-16 | コニカミノルタビジネステクノロジーズ株式会社 | 課金システム、課金方法、課金プログラム、記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6245213A (ja) | 1987-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03127526A (ja) | 同期化装置 | |
| JPH0417565B2 (ja) | ||
| JPS63232615A (ja) | クロツク切替回路 | |
| JPH08125644A (ja) | クロックの同期化回路 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JP2701717B2 (ja) | パルス同期化回路 | |
| JPS61288643A (ja) | 内部同期化装置 | |
| JPH01245631A (ja) | 位相制御回路 | |
| JPH018028Y2 (ja) | ||
| JPH088559B2 (ja) | ビツト位相同期回路 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JP2977955B2 (ja) | サンプリング回路 | |
| JPS6247723A (ja) | 同期回路における切換方式 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPS63305617A (ja) | デジタルｐｌｌ回路 | |
| JPS61224521A (ja) | 位相同期回路 | |
| JPH03218113A (ja) | クロック信号切替回路 | |
| JPH0615120U (ja) | 動作周波数設定回路 | |
| JPH04159691A (ja) | 同期式半導体記憶装置 | |
| JPH0315861B2 (ja) | ||
| JPS61247125A (ja) | 位相同期回路 | |
| JPH0761051B2 (ja) | データ信号速度変換回路 | |
| JPS59215115A (ja) | 位相差検出回路 |