JPH0218597A - 電子楽器のａｄｓｒデータ出力制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子楽器Ａ　Ｄ　Ｓ　Ｒ（Ａ　ｔｔａｃｋ　Ｄ
ｅｃａｙＳ　ｔｌｓｔａｉｎ　　Ｒｅｌｅａｓｅ）デー
タ出力制御システムに関するもので、特にアタックデー
タの出力時間に鍵盤キーがＯＦＦされた時ＡＤＳＲデー
タの出力を制御するシステムに関するものである。

従来の技術 通常に、電子楽器には音のエンベ０−ブが漠節されるよ
うにするＡＤＳＲデータをメモリに貯蔵しており、これ
は電子楽器の鍵盤ヤーのＯＮ・ＯＦＦの状態によって制
御されて出力される。

上記のようなＡＤＳＲデータを鍵盤キーの押しによって
出力するための従来の回路は第１図に図示されているよ
うに入力される所定のクロックパルスをカウンティング
してアドレスデータを出力するカウンター１００と、上
記のカウンター１００ｈｔら出力されるアドレスデータ
を受けてＡＤＳＲデタを出力するメモリ２００と、所定
のクロックパルスＧＫと上記のカウンタへ１００のアド
レスブタと鍵盤押し信号Ｑを受ける入力端子を持つもの
で、上記の鍵盤押し信号Ｑの入力によって上記のカウン
ター１００にリセット信号を出力した後所定のクロック
パルスＧＫを上記のカウンター１００に入力させ、上記
のカウンター１００が所定のクロックパルスをカウンテ
ィングした時上記のカウンター１０Ｇに対する所定のク
ロックパルスの供給を中止する一方、所定の第１１１ｔ
ｌｌｌ信号を出力して上記のａｍ押し信号Ｑが遮断され
ると上記のカウンタ１００に所定のクロックパルスＣＫ
を入力させるクロック制御器３００と、上記のクロック
制御器３０Ｇの所定の第１制帥信号によってイネイブル
されて上記のメモリ２００の出力データをラップして出
力するラッチ４（）０で構成される。

第２図は第１図のＡＤＳＲデータの出ノｊ波形図で、 第２Ａ図はメモリ２００内に貯蔵されているエンベロー
プデータの状態図で、アドレスＯＯＨ〜７ＦＨまでのデ
ータはアタックデータであり、７ＦＨ−ＦＦＨまでのデ
ータはレリーズデータであり、 第２Ｂ図は鍵盤を長時間の間挿している時メモリ２００
内のデータがアクセスされて出力される△ＤＳＲのデー
タで鍵盤押し信号Ｑが継続的にハイ状態である時７ＦＨ
のアドレスデータ波形を維持する波形図であり、 第２Ｃ図はアタックＲ間内に鍵盤を０ＦＦｔ、、た峙の
ＡＤＳＲの出力波形図である。

上記の第２Ａ図、第２Ｂ図、第２Ｃ図の中での縦＠はデ
ータのレベルであり、横軸は時間に間係されたアドレス
である、。

上記の第２図の中での１１はアタックアドレス領域であ
り、１３はレリーズアドレス領域である。

１２はサスティン領域であり、２０と２２とはレリーズ
データ曲線であって、上記の２０はアタックデータが出
力する問に鍵盤押し信号Ｑが°“ロウ″とされた時、出
力されなければならない出力曲線である。

第２図の動作波形図を参照して第１図の回路動作を説明
する。

今、所定状態のクロックパルスＣＫがクロック制御器３
００に入ツノされている状態から鍵盤押し信号Ｑがパハ
イ″レベルで入力されると、上記のクロック制御器３０
０はカウンター１００にリセット信号Ｒを出力してカウ
ンター１００をリセットさせたのち所定のクロックパル
スＧＫを及び所定の第１１１ＪＩＢ信号を出力する。

したがって、上記のカウンター１０Ｇは人力される所定
のクロックパルスＣＫをカウンティングしてメモリ２０
０及びクロック制御器３００に入力させる。これによっ
て上記のメモリ２００は上記のカウンター１００の出力
であるアドレスデータが指定する領域のデータをアクセ
スしてエンベロープデータをラッチ４００に出力する。

この峙、上記のカウンター１００がＯＯＨからカウンテ
ィングして出力する場合には、上記のメモリ２００は第
２Ａ図のようなエンベロープデータの００８から入力さ
れるアドレスによりデータをアクセスして出力する。

上記のカウンター１００の出力データが７　Ｆ　Ｈ以内
のアドレスデータを出力したとすれば、上記のメモリ２
００は第２Ａ図の１１に該当するアドレス領域のエンベ
ロープデータをラッチ４００に出力する。上記のラッチ
４００は上記のクロック制御器３００の所定の第１制御
信号によって動作されて上記したエンベロープデータを
バッフ７リングして出力ライン５００に出力される。

一方、上記のカウンター１０００カウンティングデータ
即ち、メモリ２００のアドレスデータを入力するクロッ
ク制御器３００は上記のカウンティングデータがフルア
ドレスＦＦＨの中間７ＦＨであれば所定のクロックパル
スＣＫの出力をｍｌしてメモリ２００のデータアクセス
を中止させる。

したがって、出力ライン５００にはラッチ４００の最終
の入力データが出力されることにより第２Ｂ図の１２の
ようなりスティンのデータを出力する。

上記のようにサスティンのデータが出力される状態でＩ
Ｉ盤押し信号Ｑが０つ″となるとクロック＄制御器３０
０は所定のクロックパルスＣＫだけを上記のカウンター
１００に出力させて上記のカウンター１００がカウンテ
ィングされるようにする。

それ故に、上記のカウンター１００は７ＦＩ７１の力ウ
ンアイング出力データから８０８．８１１１・・・のよ
うにシーケンシャルにカウンティング動作してメモリ２
００のアドレスデータ信号を入力させ、クロック制御器
３００にも信号を入力させる。

上記のカウンター１００から出力されるデータを入力す
るメモリ２００は第２Ａ図の１３のようなアドレス領域
である８０Ｆｌｌ−ＦＦＨのレリーズ波形のデータを第
２Ｂ図のサスティン領域１２の直後に出力を開始する。

上記のクロックｌｉＩ　Ｉｔｌ器３００が所定のクロッ
クパルスＧＫを出力することによって上記のメモリ２０
０内にあるレリーズ波形データ（第２Ａ図の１３）が出
力されると前述したラッチ４００から出力されるＡＤＳ
Ｒ波形のデータは第２Ｂ図のようになる。

一方、上記のカウンター１００の出力データであるメモ
リ２００のアドレスを入力するクロック制御器３００は
入力アドレスがメモリ　２００のフルアドレスＦＦＨの
信号となるとカウンター１００をリセットし、所定のク
ロックパルスＣＫの出力を遮断してＡＤＳＲのデータ出
力を中止させる。しかし、上記のように動作される従来
の回路は第２Ｃ図のように鍵盤押し信号Ｑがアクティブ
ハイ″となって航速した動作によって上記のカウンター
１００がフルアドレスＦＦＨの中周アドレス７Ｆ１］ま
でカラン（−する間に上記の鍵盤押し信号Ｑが″ロウ″
で遷移されると上記のカウンター１００はスタートアド
レスＯＯＨからフルアドレスＦ　Ｆ　ｌ−（まで継続的
に入カクロックバルスＣＫをカウンティングして出力す
ることにより第２Ｃ図の２０のように出力されなければ
ならないＡＤＳＲの波形が第２ｃ図の２２のように出力
されていた。

発明が解決しようとする問題点 したがって、電子楽器の音色のＡＤＳＲの波形が鍵盤の
押し状態により正確に出力されないことにより電子楽器
の特性低下を招来する問題点があった。

したがって、本発明の目的はメモリに貯蔵されたエンベ
ロープデータレベルにより音色のＡＤＳＲが決定される
電子楽器において、鍵盤押し状態により上記のメモリに
貯蔵されている１ンベＯプデータの出力をｉｌｌ　Ｎ　
して正確”；　Ａ　Ｄ　Ｓ　Ｒを出力する電子楽器のＡ
ｔ）ＳＲのデータ出力制御システムを提供することにあ
る。

実施例 以下、本発明を添付図面を参照して詳細に説明する。

第３図は本発明による回路図で、鍵盤押し信号Ｑの入力
端ＱＩとスタート信号の入力端Ｓｔとアドレスデータの
入力端ＡＤ、比較データの入力端及び制御信号の出力端
０２〜０５を持っており、上記の各入力端子の入力によ
ってシステムの動作を制御する制御部１と、上記の制御
部１のクロック選択１１ｉ１１データＣ３ＣＤの入力に
ょリノーマルクロックパルスＣＫＴＩ又はハイクロック
パルスＣＫＴＩを選択して出力するクロック制御器２と
、上記のクロック制御器２の出力クロックパルスをカウ
ンティングして所定ビットのデータを上記の制御部１の
アドレスデータに入力させると同時にメモリアクセスア
ドレスデータに出力するカウンター３と、所定領域に■
ンベロ＝プデータを貯蔵しており、これを上記のカウン
ター３のカウンティングアドレスデータの指定によって
アクセス出力するメモリ４と、上記のｉｌｌ　１１１部
１の制御にょってイネイブルされて上記のメモリ４の出
力データをバッファリングするバッファ５と、上記の制
御部１の制−によって上記のバッファ５の出力データを
ラッチしてバッファリング出力するラッチ６と、上記の
１１１１１１部１の１ｌＪｌｌによって上記のメモリ４
の出力データと上記のラッチ６の出力データを比較して
その比較結果を上記の制御部１に人力させる比較器７で
構成される。

第４図は本発明による動作のフローチャート図で、鍵盤
押し信号Ｑが“ＯＮ″の峙ノーマルク０ツクパルスＣＫ
Ｔ＋を入力して上記のノーマルクロツタパルスＣＫｖを
カウンティングし、ｗ、ｖ！押し信号Ｑが“ＯＦ　Ｆ　
”であるかを検索する第１段階と、上記の第１段階にお
いてｗｌ、！８押し信号Ｑが継続的に’　ＯＮ　”の状
態である時エンベロープデータのアタック波形の終わり
までカウンティングしてノーマルクロックパルスＣＫＴ
＋の入力を遮断し、ＩＩ盤押し信号Ｑが″“ＯＦ　Ｆ　
”であるかを検索する第２段階と、上記の第２段階にお
いて鍵盤押し信号Ｑが″ＯＦ　Ｆ　”である時ノーマル
クロックパルスＣＫＴＩの入力をカウントして１ンベ０
−ブデタのレリーズ波形のデータを出力するためのアド
レスを提供して鍵盤押し信号Ｑが“ＯＮ　”の状態であ
るかを検索する第３段階と、第３段階の検索結果が鍵盤
押し信号Ｑが’　ＯＮ　”の状態である時アドレス提供
のだめのカウンターをリセットして上記の第１段階を遂
行する第４段階と、上記の第３段階の鍵盤押し信号Ｑの
検索の結果がＯＦＦである時アドレス提供のためのカウ
ンターのデータがフルアドレスまでカウントされたかを
検索してカウント完了時にクロックパルスの入力を遮断
し、カウンターをリセットさせ、カウント未完了時に上
記の第３段階のアドレス提供のためのカウント動作を継
続的に遂行する第５段階と、上記した第２段階の鍵盤押
し信号Ｑの検索の結果がＯＦＦである峙ノーマルクロッ
クパルスの入力を遮断し、メモリの出力バッフ７をディ
スエーブルしてハイクロックパルスを入力し、アドレス
提供のためのカウンティングをする第６段階と、上記の
第６段階のカウンティング動作を１ンベロープデータの
ハーフアドレスまでカウンティングし、上記のエンベロ
ープデータのハーフアドレス領域のデータと最終の出力
データを維持するラッチの出力を入力する比較器をイネ
イブルさせる第７段階と、上記の第７段階の比較器の出
力がラッチデータが現在出力されるエンベロープのデー
タより大ぎい時にハイクロックパルスを遮断し、バッフ
ァをイネイブルしてノーマルクロックパルスを入力して
前述した第３段階のアドレス提供のためのカウンティン
グを実行する第８段階とからなる。

第５図は第３図の動作による△ＤＳＲの出力波形図で、
第５図の１Ａ図は第２Ａ図のようなエンベロープ波形図
である。第１図の１Ｂ図は第５図１Ａ図の部分拡大図で
ある。

この時、第５図の１Ａ図と第５図の１Ｂ図の縦軸はデー
タレベル、横軸は時間とアドレス領域である１、 又、第５図の１Ａ図、第５図の１Ｂ図の中で２３はアタ
ックデータ出力曲線であり、２５はレリーズデータ出力
曲線である。、１４ａと１４ｂを包含した１４はアタッ
クアドレス領域であり、１６ａ、１６ｂを包含する１６
はレリーズアドレス領域である１３ 以下、本発明による第３図の動作例を第４図と第５図を
参照して説明するのにおいて上記のメモリ４内のアドレ
ス０ＯＨ−７ＦＨまではアタック波形のデータが、アド
レス８０１−１−　Ｆ　Ｆ　Ｉ−１まではレリーズ波形
のデータが貯蔵されであると仮定する。今、制御部１の
スタート端子Ｓｔにスタート信号が入力されると制御部
１は出力端子０２．０３に“ハイ″信号を出力してクロ
ック制御器２゜カウンター３．ラッチ６、比較器７をリ
セットしく第４図の６０）鍵盤押し信号の入力端子ＱＩ
のボートを参照する（第４図の６１　＞　、。

上記の入力端子Ｑｌに（図示されていないキーボード）
の鍵盤キーの押し信号Ｑが“ハイ”状態で人力されると
、ｌｌｌｌ１１部１は出力端子０１にクロックパルス選
択１ＩＩＪＩＩＩデータＣ８ＣＤをクロックＩ制御器２
に入力してノーマルクロックＣＫｔ＋を選択すると共に
出力端子０４を通じて所定のＩＩＪ　ｍ信号を出力して
バッファ５とラッチ６をイネイブルさせる。

したがって、上記のクロック制御器２はノーマルクロッ
クパルスＣＫｎを入力しく第４図の６２）出力端子ＣＯ
を通じてカウンター３のクロック端ＣＫに人力させるこ
とにより上記のカウンター３は入力されるノーマルクロ
ックパルス ウンティング（第４図の６３）を開始する。

この時、上記のカウンター３はｎビットバイナリカウン
ティングをしてＯＯＨから増加されるカウンティングデ
ータをメモリ４に入力する一方バス９を通じてｌｉＩ１
ｗ！ＩＪ部１のアドレスデータの入力端ＡＤに入力させ
る。

したがって、第５図の１Ａ図の１４のようにＯＯＨから
７ＦＨのハーフアドレスまではアタック波形のデータを
内蔵しているメモリ４は第５図のＩＡｔｆｆｉのＯＯＨ
アドレスからエンベロープデータであるアタック波形の
データ２３を入力されるアドレスによりアクセスしてイ
ネイブルされたバッフ？５に出力する。

一方、上記のカウンター３の出力であるアドレスデータ
を入力する制御部１は人力＠Ｑ１に人力される鍵盤押し
信号Ｑがロウであるかを判断（第４図の６４）して″０
つ″でないと、端子△Ｄに入力されるカウンターデータ
が７Ｆ．）ｌであるかを判断（第４図の６５）して７Ｆ
Ｈになっていなければ、バス８に前述したクロックパル
ス選択制御データＣＳＣＤを出力してカウンティング動
作が継続されるようにする。

それ故に、メモリ４内の００）１〜７ＦＨのアドレス領
域に貯蔵されたエンベロープのアタック波形データがア
クセスされてバッファ５を通じてラッチ６に入力され、
ラッチ６はラッチイネイブルＬＥ端子とアウトイネイブ
ル信号ＯＦによってこれをラッチして出力する。

上記のようにカウンティングされてカウンター３の出力
が７ＦＨまでカウンティングされると、カウンター３の
出力によって制御部１は出力端子０１にノーマルクロッ
クパルスＣＫＴ＋の遮断のためのクロックパルス選択Ｉ
ｆ　ａｌｌデータＣＳＣＤをりロックＩＩＪｖｓ器２に
出力する、。

したがって、上記のクロック制御器２はノーマルクロッ
クパルスＣＫＴ＋の入力を遮断して（第４図の６６）カ
ウンター３のカウンティング動作を中止させることによ
りメモリ４には増加されるアドレスが人力されず、制御
部１は鍵盤押し信号Ｑが０つ″で入力されるかを判断す
る（第４図の６７）。

鍵盤押し信号Ｑの状態が継続的に″ハイ″状態で入力さ
れると、カウンター３の動作はその状態で停止され、ラ
ッチ６の出力は最終のアドレス７ＦＨのデータをラッチ
する。

したがって、その出力信号は前述した第２Ｂ図のザステ
インになるものである。上記のような状態で入力端子Ｑ
ｌに入力される鍵盤押し信号Ｑが“Ｏつ″で入力される
と制御部１は出力端子０１に前述したようなクロックパ
ルス選択制紳データｃｓｃｏを出力してノーマルクロッ
クパルスＣＫｎが選択されるようにする。

上記の制御部１の制御によってクロック制御器２はノー
マルクロックパルスＣＫＴＩを入ノｊ（第４図の６８）
してこれに因ってカウンター３は７ＦＨのカウンティン
グ状態でインクリメンティング（ｌ　ｎｃｒｅｍｅｎｔ
ｉｎｇ）カウンティングを開始する（第４図の６９）。

上記のカウンター３のカウンティングデータの出力によ
ってメモリ４は第５図の１Ａ図の１６のように入力され
るアドレスデータに対するレリズデータをアクセスして
イネイブルされたバッファ５及びラッチ６を通じて出力
する１゜上記のような状態で制御部１は鍵盤押し信号の
入力端子Ｑｌの入力を検索（第４図の７０）し、Ｉ！盤
押し信号Ｑが“ハイ″であれば出力端子０３にリセット
信号を出力してカウンター３をリセットした後クロック
制御器２の出力をＯＯＨからカウントして前述した動作
を反復遂行する。。

もし、Ｉ！盤押し信号Ｑが“ロウ″の状態に維持されて
いる状態であれば、制御部１はアドレスブタの入力端Ａ
Ｄに入力されるカウンター３の出力がＦＦであるフルア
ドレスまでカウントされたデータであるかを判Ｉ′ｉす
る（第４図の７２）。

上記のカウンター３の出力を検索する制御部１がカウン
ティングデータがＦ　Ｆ　Ｈでなければカウンティング
データがＦ　Ｆ　Ｉ−１であるエンベロープデータのフ
ルアドレスされるまでクロック制御器２を制御して上記
のカウンター３を継続的に動作されるようにする。

カウンター３の動作がフルアドレスまでカウンティング
されると上記の制御部１は端子０１にノマルク０ツクパ
ルスＧ　Ｋ　Ｔ＋の入力遮断のためのクロックパルス選
択制御データｃｓｃｏを出力し、出力端子０３ｋｌリセ
ット信号を出力するとクロック制御器２がノーマルクロ
ックパルスＣＫηの入力を遮断（第４図の７３）し、カ
ウンター３はリセッ１−される（第４図の７４）。

したがって、ＡＤＳＲの出力は前述した第２図のように
出力される。

一方、前述したように鍵盤押し信号Ｑが゛ハイ”の状態
で入力されて制御部１がクロック制御器２を制御してノ
ーマルクロックパルスＣＫｎがカランター３に入力力ラ
ンティングされてメモリ４のアドレス領ｖ１．１４ａの
アドレス３０Ｈのアタックデータが第５図の１Ａ図の２
４領域のデータ７ＦＨまで出力される状態で、鍵盤押し
信号Ｑが“ロウ”に遷移されると上記の制御部１は出力
端子０１にノーマルクロックパルスＣＫＴ＋を遮断のた
めのクロックパルス選択制御データＣ８ＣＤを出力し、
出力端子０４に“０つ″の信号をする。

したがって、クロックＩＩＩＩＩｌ器２はノーマルクロ
ックパルスＣＫｙ＋の入力を遮断（第４図の７５）し、
バッファ５及びラッチ６は制御部１の制御によってディ
スエーブルされる（第４図の７６）。

上記のようにノーマルクロックパルスＧ　Ｋ　Ｔ＋を遮
断し、バッファ５及びラッチ６をディス１−プルさせた
制御部１は出力端子ｏ１にハイクロックパルスＣＫ　ｎ
を選択するためのクロックパルス選択制御データＣ３Ｃ
Ｄを出力してクロック制御器２にハイクロックパルスＣ
Ｋηが入力されるようにする（第４図の７７）。

この詩、上記のカウンター３はクロック制御器２の出力
端子ＣＯから出力されるハイクロックパルスＣＫ　Ｔｌ
をカウンティングして第５図の１Ａ図の１４ｂのアドレ
スデータを高速に出力しく第４図の７８）、りロックパ
ルス選択制紳データｃｓＣＤを出力した制御部１は上記
のカウンター３の出力カウンターデータがエンベロープ
データのハフアドレス７Ｆ）ｌまでカウンティングされ
たかを入力端子ＡＤに入力される信号で判断する（第４
図の７９）。

上記の入力端子△Ｄに入力される信号がメモリ４のフル
アドレスＦＦｌ−１の半分であるハーフアドレス７ＦＨ
までカウンティングされた信号でない場合には制御部１
は前述したカウンティング動作が継続されることができ
るようにクロック制御器２を継続して制御し、ハーフア
ドレス７　Ｆ　Ｈまでカウントされたら出力端子ｏ５に
所定の制御信号を出力して比較器７をイネイブルさせる
（第４図の８０）。

上記の１１一部１のＩＩＪｌｌｌによってイネイブルさ
れた比較器７は入力端子ＤＩ＋に入力されるラッチ６の
最終の出力データ（３０Ｈのアドレス領域のデータ）と
現在のメモリ４から出力されるデータ（カウンター３の
ハイクロックパルスＣＫｔ＋のカウンティングによって
メモリ４がら出力される７ＦＨアドレス領域のデータ）
・を比較罰始してその結果を出力端子ＯＵＴを通じて制
御部１の比較信号の入力端ＣＤに出力する。又、比較器
７をイネイブルさせて６１１１９部１は比較信号の入力
端ＣＤに入力される比較信号が“ラッチ６のデータ上メ
モリ４の現在の出力データパの信号であるかを判断する
く第４図の８１）。

上記の比較状態が現在のメモリ４がら出力されるエンベ
０−プデータがラッチ６のラッチ出力のエンベロープデ
ータより大きいと、メモリ４がら出力されるデータは第
５図の１Ａ図のエンベロブデータ２５の一部である２７
をアクセス出力する状態である。

上記のメモリ４の出力データが第５図の１Ａ図のエンベ
ロープデータ２６を出力すると、即ち、カウンター３が
クロックＩ＋Ｊ１１１１器２のハイク□ツクパルスＣＫ
　Ｔｌをカラン−１イングして９１Ｈのアドレスの信号
を出力して上記のメモリ４が第５図の１Ａ図の■ンベロ
ープデータ２６を出力すると、比較器７は第５図の１Ａ
図のエンベロープデータ２４の状態を維持して出力する
ラッチ６の出力と上記のメモリ４の出力データの比較結
果を“ハイ″′の信号でＩＱ御郡部１人力さする、。

上記の比較器７の比較結果の４ｎ号“ハイ″を入力した
制御部１はラッチ６の出力データが現在のメモリ４の出
力データより大きいであると判断し、出力端０１にハイ
クロックパルスＧＫＴ＋の遮断のためのりＤツクパルス
選択制御データＣ３ＣＤを出力して出力端子０４に所定
の制御信号“″ハイ”を出力する。

したがって、クロック制御器２は上記の制御部１の制御
によってハイクロックパルスＣＫＴＩの入力をｗｌＦｉ
ｔ、で出力を停止しく第４図の８２）、バッファ５とラ
ッチ６はイネイブルされる（第４図の８３）。

上記のバッファ５のイネイブル信号を出力したｔＩＩＪ
ＷＪ部１はクロック制御器２にノーマルクロックパルス
ＣＫ　Ｔｌのクロックパルス選択制御データ０８ＣＤを
出力する（第４図の８４）。

それ故に、上記のクロック制御器２はノーマルクロック
パルスＣＫＴＩをカウンター３に入力させ、上記のカウ
ンター３は以前のカウンティング状態９１Ｈからカウン
ティングを再開してメモリ４のアドレスを提供する。

この時、上記のメモリ４は入力アドレス９１１」から入
力されるアドレス信号によって１ンベＯブデータをアク
セスしてイネイブルされたバッファ５とラッチ６を通じ
て出力バスに出力する。

したがって、鍵盤押し信ＱＱが”　ＯＮ　”入力されて
第５図の１Ａ図に図示されたアドレス領域１４ａの２３
のようなアタックの■ンベロー１データが出力される状
態２４で鍵盤押し信号Ｑが“ＯＦ　Ｆ　”されると、第
５図の１Ａ図に図示されたアドレス領ｔｌｉ１６ｂのレ
リーズのエンベロープデータ２５の同一レベルのデータ
２６から出力されてより正確なＡＤＳＲデータが出力さ
れる。

上記の状態をより正確に表わすと第５図の１Ｂ図のよう
になるが、アタックエンベロープデータ出力のアドレス
領域３０Ｈとレリーズエンベロブデータ出力のアドレス
領域９１１−１の間には１５のようなギャップが存在す
るが、これはハイクロックパルスＣＫ　Ｔｌの周波数に
より可変されることができ、極めて短い１間であるから
無視することができる。

発明の効果 上述したように本発明はアタックエンベ０−プデータが
出力される状態で鍵盤押し信号がＯＦＦされた場合現在
出力されているアタックエンベロブデータを所定の状態
にホールディングし、現在のアタックエンベロープデー
タのレベルとメモリのエンベロープデータの出力レベル
が同じくなるまでアタック及びレリースのデータを無効
状態のデータで急速に出力させ、データのレベルが同一
である時の正常のレリーズ動作を遂行するので鍵盤押し
信号がＯＦＦされると即時にレリーズブタを出力するこ
とができてより正確なＡＤＳＲのデータを出力すること
ができるので電子楽器の再生効率を向上させることがで
きる利点がある。

【図面の簡単な説明】

第１図は従来の制御回路図、 第２図は第１図のＡＤＳＲの出力波形図、第３図は本発
明による回路図、 第４図は第３図の動作フローチャート図、第５図は第３
図のＡＤＳＲの出力波形図である。 １・・・５Ｉ１１９部、２・・・クロック制御器、３・
・・カウンター、４・・・メモリ、５・・・バッフ１．
６・・・ラッチ、７・・・比較器。

Claims (3)

【特許請求の範囲】
1. （１）楽器音色のＡＤＳＲエンベロープデータ所定アド
   レス領域に持つメモリを具備した電子楽器のＡＤＳＲデ
   ータ出力制御システムにおいて、所定の第１クロックと
   上記の第１クロックより高い周波数を持つ第２クロック
   を入力し、所定選択の制御信号によって上記の第１、第
   ２クロックの入力を選択して出力するとか、第１、第２
   クロックの入力を遮断するクロック制御器と、 上記のクロック制御器の出力をカウンティングして上記
   のメモリのエンベロープデータのアクセスアドレスデー
   タを提供するカウンターと、上記のメモリの出力データ
   を所定の第１制御信号によつてバッファリングするデー
   タスイッチング手段と、上記のデータスイッチング手段
   の上記の第１制御信号によってバッファリングし、上記
   の第１制御信号の遮断によって入力をホールディング出
   力するホールディング手段と、所定の第２制御信号によ
   って上記のメモリの出力と上記のホールディング手段の
   ホールディング出力を比較して出力するデータ比較手段
   と、スタート信号の入力端と鍵盤押し信号の入力端とア
   ドレスデータ入力端と比較信号の入力端及び選択制御信
   号の出力端の第１、第２、第３、第４制御信号の出力端
   を持ち、上記のスタート信号の入力端にスタート信号の
   入力時に第３、第４制御信号の出力端を通じてリセット
   信号を出力して上記のクロック制御器とカウンターとホ
   ールディング手段と比較手段をリセットし、上記の鍵盤
   押し信号の入力端、アドレスデータの入力端、比較信号
   の入力端の入力信号により上記のクロック制御器に所定
   の制御信号を入力させて上記のメモリ内のデータアクセ
   スのタイムを調節し、上記のスイッチング手段及びホー
   ルディング手段の出力を制御する制御部から構成したこ
   とを特徴とする電子楽器のＡＤＳＲデータ出力制御シス
   テム。
2. （２）第１項において、 制御部が鍵盤押し信号の“ＯＮ”入力によつて第１クロ
   ック選択信号を上記のクロック制御器に入力させ、上記
   のスイッチング手段及びホールディング手段に第１制御
   信号を出力して上記のメモリからアクセスされるデータ
   を出力して上記のメモリのハープアドレス以上のアドレ
   スの入力によって上記のクロック制御器のクロックの入
   力を遮断し、鍵盤押し信号の“ＯＦＦ”入力によって第
   １クロック選択信号を上記のクロック制御器に入力させ
   てメモリのデータをアクセスして出力するように動作す
   ることを特徴とする電子楽器のＡＤＳＲデータ出力シス
   テム。
3. （３）第２項において、 メモリのハープアドレス以下のアドレス状態で増加され
   るアドレスを入力する制御部が鍵盤押し信号の“ＯＦＦ
   ”入力によって第２クロック選択信号を上記のクロック
   制御器に入力させ、上記のスイッチング手段及びホール
   ディング手段に入力される第１制御信号を遮断して上記
   のメモリのアドレス入力を高速にし、上記のメモリの入
   力アドレスがハープアドレス以上である時上記の比較手
   段に第２制御信号を入力させて上記のメモリから高速出
   力されるデータをホールディング手段のデータが比較さ
   れるようにし、その比較結果が同一の時上記のクロック
   制御器の第１クロック選択の制御信号を出力し、上記の
   スイッチング手段とホールディング手段に第１制御信号
   を入力させて上記のメモリのアクセスデータが出力され
   るように制御することを特徴とする電子楽器のＡＤＳＲ
   データ出力制御システム。