JPH0218591Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案はトランジスタをスイツチとして使用し
て減衰度を切替え可能とした電子スイツチ式可変
減衰装置に関するものである。

（従来の技術） 減衰器の減衰度を切替えるには、従来は第６図
イに示すようにリレーRLYを使用したり、第７
図イ，ロに示すように半導体による電子式スイツ
チＤ，Ｑを使用したりしていた。

（考案が解決しようとする課題） 従来技術のうち、リレーを使用するものはコス
トが高く、その割に寿命が短かく、しかも消費電
力が多く、更には高速切替えがむずかしいという
問題点があつた。

従来技術のうち、電子式スイツチを使用するも
のはリレーを使用する場合のような欠点はない
が、電子式スイツチの浮遊容量（接合容量）のた
め高周波帯域における減衰量に誤差が生ずるとい
う問題があつた。

また、信号ラインにバイアス用のDC電圧が重
畳し、それが減衰器の入出力端に表われるため、
第７図イ，ロのように各減衰器の入出力端側に直
流阻止用のコンデンサＣを入れてこのDC電圧を
カツトしている。しかし直流阻止用のコンデンサ
Ｃを入れるとバイアス電圧の極性を切替えるたび
にDCスパイクノイズが発生したり、周波数特性
が悪化するという問題があつた。

（考案の目的） 本考案の目的は電子スイツチを使用する場合の
前記の各種問題点、特に電子スイツチを使用する
ことにより生ずる接合容量による周波数特性の悪
化、直流阻止用コンデンサを入れることにより生
ずるDCスパイクノイズの発生や周波数特性の悪
化を解決した電子スイツチ式可変減衰装置を提供
することにある。

（問題点を解決するための手段） 本考案の電子スイツチ式可変減衰装置は第１
図、第２図のように、π型又はＴ型の減衰器１
と、同減衰器１と並列に設けられたスルー経路２
と、π型減衰器１の接地抵抗R₂，R₃（Ｔ型減衰器
の場合はR₃）を接地させ或は接地を解除するス
イツチ用トランジスタQ₁，Q₂（減衰器１がＴ型の
場合はQ₁又はQ₂）と、前記スルー経路２を構成
する二つのトランジスタQ₄，Q₅の浮遊容量を接
地する容量接地用トランジスタQ₃とから構成さ
れ、前記二つのトランジスタQ₄，Q₅はそのエミ
ツタが相互に接続され、ベースが共通して第一の
制御用トランジスタQ₆に接続され、一方のコレ
クタが減衰器１の入力端に、他方のコレクタが減
衰器１の出力端に接続され、前記スイツチ用トラ
ンジスタQ₁，Q₂（減衰器１がＴ型の場合はQ₁又は
Q₂）はそのコレクタが減衰器１の接地抵抗R₂，
R₃（減衰器１がＴ型の場合はR₃）に、エミツタが
アースに、ベースが第二の制御用トランジスタ
Q₇に接続され、前記容量接地用トランジスタQ₃
はそのコレクタがコンデンサを介して前記スルー
経路構成用のトランジスタQ₄，Q₅のエミツタに、
エミツタがアースに、ベースが前記スイツチ用ト
ランジスタQ₁，Q₂（減衰器１がＴ型の場合はQ₁又
はQ₂）のベースと共に第二の制御用トランジス
タQ₇に接続されてなることを特徴とするもので
ある。

（作用） 第３図は本考案の電子スイツチ式可変減衰装置
を多段接続したものであり、第４図イ，ロは第３
図における各電子スイツチ式可変減衰装置を示す
ものである。

本考案の電子スイツチ式可変減衰装置では、第
４図イに示すように第一、第二の制御用トランジ
スタQ₆，Q₇の夫々のエミツタに5Vの電圧が加え
られ、抵抗Ｒを介して同トランジスタQ₆，Q₇の
コレクタに−15Vが加えられ、一方のトランジス
タQ₆のベースに0Vの電圧が加えられると、PNP
素子である同トランジスタQ₆がオンになる。こ
れにより抵抗を介してエミツタに−15Vが加えら
れているスルー系路構成用トランジスタQ₄，Q₅
のベースに＋電圧が加わるため、同トランジスタ
Q₄，Q₅がオンとなつてスルー経路２が形成され
る。

この場合、オンになつている第一の制御用トラ
ンジスタQ₆（第４図）からダイオードＤを介して
第二の制御用トランジスタQ₇（第４図）のベース
に＋電位が印加されるため、同トランジスタQ₇
はオフになる。これによりスイツチ用トランジス
タQ₁，Q₂及び容量接地用トランジスタQ₃がオフ
になり、接地抵抗R₂，R₃が接地されないので減
衰器１が構成されず、信号ラインにスルー経路２
が挿入される。

次に第４図ロのようにスルー系路構成用トラン
ジスタQ₅のベースに5Vの電圧が加わると、第４
図イの場合とは逆に、第一の制御用トランジスタ
Q₆がオフ、第二の制御用トランジスタQ₇がオン
になる。これによりスルー系路構成用トランジス
タQ₄，Q₅がオフとなり、スルー経路２が解除さ
れると共に、スイツチ用トランジスタQ₁，Q₂及
び容量接地用トランジスタQ₃がオンとなつて接
地抵抗R₂，R₃が接地され、減衰器１が形成され
て信号ラインに挿入される。

この場合、オンとなつた容量接地用トランジス
タQ₃により、第５図のようにオフ状態であるス
ルー系路構成用トランジスタQ₄，Q₅のエミツタ
側の高インピーダンスが高周波的に接地されるの
で、同トランジスタQ₄，Q₅の浮遊容量（接合容
量）が減少する。

また、スルー系路構成用のトランジスタQ₄，
Q₅のエミツタが相互に接続され、スイツチ用ト
ランジスタQ₁，Q₂のエミツタがアースに接続さ
れているので、夫々のトランジスタQ₄，Q₅，Q₁，
Q₂に第一、第二の制御用トランジスタQ₆，Q₇か
ら制御電圧が印加されても、同電圧が減衰器１の
入力端、出力端に現われることがない。このため
本考案の電子スイツチ式可変減衰装置を多段接続
する場合に、各減衰器１間にDCカツト用コンデ
ンサを入れる必要がない。

（実施例） 第１図、第２図は本考案の電子スイツチ式可変
減衰装置である。このうち第１図のものは減衰器
１としてπ型減衰器を、第２図のものはＴ型減衰
器を使用したものである。

第１図の２はスルー経路であり、これはスルー
経路構成用の二つのトランジスタQ₄，Q₅により
構成されている。この二つのトランジスタQ₄，
Q₅は前記スイツチ用トランジスタQ₁，Q₂及び容
量接地用トランジスタQ₃のオフ時に、第一の制
御用トランジスタQ₆から制御電圧が印加さると
オンとなつてスルー系路２を形成し、同制御電圧
が解除されるとオフとなつてスルー系路２が解除
されるようにするものである。そのため、第１図
では二つのトランジスタQ₄，Q₅の夫々のエミツ
タが相互に接続され、夫々のコレクタが減衰器１
の入出力端に接続され、夫々のベースが共通して
第３図、第４図のように第一の制御用トランジス
タQ₆のコレクタに接続されている。

第１図のQ₁とQ₂はスイツチ用トランジスタで
あり、これは前記スルー経路２が形成されるとき
はオフとなつて接地抵抗R₂，R₃を接地させず。
同スルー経路２が形成されないときはオンとなつ
て接地抵抗R₂，R₃を接地させるものである。そ
のため第１図では一方のトランジスタQ₁のコレ
クタが接地接地抵抗R₃に、エミツタがアースに、
ベースが第４図のように第二の制御用トランジス
タQ₇のコレクタに接続され、他方のトランジス
タQ₂のコレクタが接地抵抗R₂に、第４図のよう
にエミツタがアースに、ベースが第二の制御用ト
ランジスタQ₇のコレクタに夫々接続されている。

第１図のQ₃は容量接地用トランジスタであり、
これは前記スルー経路２が形成されないときはオ
ンとなつてスルー経路構成用トランジスタQ₄，
Q₅を高周波的に接地させ（第５図のように）、同
スルー経路２が形成されるときはオフとなつて同
トランジスタQ₄，Q₅を接地させないようにする
ものである。そのため第１図では容量接地用トラ
ンジスタQ₃のコレクタがコンデンサを介してス
ルー経路構成用トランジスタQ₄とQ₅のエミツタ
に、エミツタがアースに、ベースが前記スイツチ
用トランジスタQ₁，Q₂のベースと共に第二の制
御用トランジスタQ₇のコレクタに接続されてい
る。

第２図のものは減衰器１としてＴ型減衰器を使
用したものである。このＴ型減衰器はＴ型減衰器
と異なつて接地抵抗が一つ（R₃）であるため、
それに伴なつて第２図ではスイツチ用トランジス
タを一つ（Q₁又はQ₂）としてあり、他の構成は
第１図の構成と同じにしてある。

（考案の効果） 本考案の電子スイツチ式可変減衰装置は次のよ
う各種効果がある。

容量接地用トランジスタQ₃によりスルー系
路構成用トランジスタQ₄，Q₅の浮遊容量がア
ースされ、同容量の影響により生ずる高周波域
における減衰量の誤差がほとんどなくなり、周
波数特性の良好なものとなる。

スルー系路構成用トランジスタQ₄，Q₅、ス
イツチ用トランジスタQ₁，Q₂、容量接地用ト
ランジスタQ₃を制御するための制御電圧が減
衰器１の入出力端に現われないので、本考案の
電子スイツチ式可変減衰装置を多段接続する場
合に、各減衰器１間に制御電圧（DC電圧）カ
ツト用コンデンサを入れる必要がないため、制
御電圧の極性切替え時にDCスパイクノイズが
発生することがなく、また、周波数特性が悪く
なることもない。

減衰器１とスルー経路２とをスイツチ用トラ
ンジスタQ₁，Q₂により切換えるので、従来の
リレーによる切替え方式のものに比して、コス
トが安く、寿命が長く、消費電力が少なく、更
には高速切替えが可能になる。

【図面の簡単な説明】

第１図、第２図は本考案の電子スイツチ式可変
減衰装置の異なる実施例の説明図、第３図は同減
衰装置の使用例を示す説明図、第４図イ，ロは同
減衰装置の動作説明図、第５図は第１図の等価回
路図、第６図及び第７図イ，ロは従来の減衰器の
説明図である。 １は減衰器、２はスルー経路、Q₄，Q₅はスル
ー系路構成用トランジスタ、Q₁，Q₂はスイツチ
用トランジスタ、Q₃は容量接地用トランジスタ、
Q₆，Q₇は制御用トランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 減衰器と、同減衰器と並列に設けられたスル
   ー経路と、同減衰器の接地抵抗を接地させ或は
   接地を解除するスイツチ用トランジスタと、前
   記スルー経路を構成する二つのトランジスタの
   浮遊容量を接地する容量接地用トランジスタと
   から構成され、前記二つのトランジスタはその
   エミツタが相互に接続され、ベースが共通して
   第一の制御用トランジスタに接続され、一方の
   コレクタが減衰器の入力端に、他方のコレクタ
   が減衰器の出力端に接続され、前記スイツチ用
   トランジスタはそのコレクタが減衰器の接地抵
   抗に、エミツタがアースに、ベースが第二の制
   御用トランジスタに接続され、前記容量接地用
   トランジスタはそのコレクタがコンデンサを介
   して前記スルー経路構成用トランジスタのエミ
   ツタに、エミツタがアースに、ベースが前記ス
   イツチ用トランジスタのベースと共に第二の制
   御用トランジスタに接続されてなることを特徴
   とする電子スイツチ式可変減衰装置。 (2) 前記減衰器１がπ型であることを特徴とする
   実用新案登録請求の範囲第１項に記載の電子ス
   イツチ式可変減衰装置。 (3) 前記減衰器１がＴ型であることを特徴とする
   実用新案登録請求の範囲第１項に記載の電子ス
   イツチ式可変減衰装置。