JPH02150114A - 等化器におけるタツプ係数を調整する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、最尤逐次検出によるパーシャルレスポンス信
号化（Ｐ　ＲＭ　Ｌ　：　Ｐａｒｔｉａｌ−ｒｅｓｐｏ
ｎｓｅｓｉｇｎａｌｉｎｇ　ｗｉｔｈ　ｍａｘｉｍｕｍ
−１ｉｋｅｌｉｈｏｏｄ　５ｅｑｕｅｎｃｅｄｅｔｅｃ
ｔｉｏｎ　）を利用する磁気ディスク記憶システムまた
は光デイスク記憶システムなど、パーシャルレスポンス
信号化を利用する記録システムに関する。より詳しくは
、本発明は、このようなシステムにおける等化器のタッ
プ係数を更新して、トラック半径に応じたチャネル特性
の変動の効果を補償できるようにする方法、さらにこの
方法を実行するための等化器に関する。

Ｂ、従来技術及びその課題 パーシャルレスポンス（ＰＲ）信号化を利用しているデ
ィスク記憶装置では、再生装置の受信フィルタが記録チ
ャネルの出力信号をパーシャルレスポンス信号に成形し
ないと、検出装置たとえば最尤逐次検出器が記録された
データ列を再構成できない。ただし、トラック上のデー
タの記録密度、したがって記録チャネルの特性はトラッ
ク半径に応じて変化するので、固定フィルタはチャネル
出力信号を所与のトラックで公称パーシャルレスポンス
信号に成形できるだけであり、その他の半径では、フィ
ルタ出力信号のスペクトルが公称パーシャルレスポンス
物性から外れていて、記録システムのエラー率性能の低
化をもたらす。このような性能の損失は、固定受信フィ
ルタのみに適応等化器を使用して、トラック半径に応じ
たチャネル特性の変動を補償すると、避けることができ
る。

種々の等化回路と、記録システムや通信システムの動作
可能性及び有効性を改善する種々の方法が、当技術分野
では知られている。

ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｍａｇｎ
ｅｔｉｃｓｌＶ　ｏ　ｌ　、　ＭＡＧ−１２、Ｎｏ、６
　（１９７６年１１月）、ｐｐ。

７４８〜７４８に所載のＴ、にａｍｅｙａｍａ　の論文
「余弦等化器による記録密度の改善 （Ｉｍｐｒｏｖｅｍｅｎｔ　ｏｆ　ｒｅｃｏｒｄｉｎｇ
　ｄｅｎｓｉｔｙ　ｂｙ　ｍｅａｎｓｏｆ　ａ　ｃｏｓ
ｉｎｅ　ｅｑｕａｌｉｚｅｒ）　Ｊには１′ゞルス０ス
リミングによってピーク検出磁気記録システムの記録密
度を改善する等化器が開示されている。この等化器は、
遅延線、振幅分割器、及び差動増幅器から構成されてい
る。しかし、この等化器は、データをディスクから読取
り中、適応的に更新されず、したがって、チャネル特性
の変動を補償することができない。

ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｍ
ｕｎｉｃａｔｉｏｎｓ）Ｖｏｌ、Ｃ０Ｍ−２６、Ｎｏ、
１０　（１９７８年１０月）、ｐｐ、１４３９〜１４４
６に所載のり。

Ｄ、ファルコナ−（Ｆａｌｃｏｎｅｒ　）の論文「高速
カルマン推定の適応等化器への応用（Ａｐｐｌｉｃａｔ
ｉｏｎ　ｏｆｆａｓｔ　Ｋａｌｍａｎ　ｅｓｔｉｍａｔ
ｉｏｎ　ｔｏ　ａｄａｐｔｉｖｅｅｑｕａｌｉｚａｔｉ
ｏｎ）　Ｊは、反復最小２乗アルゴリズムを、データ通
信システムの適応等化器におけるタップ係数の設定に使
用することを提案している。このアルゴリズムは、等化
器タップ係数の急速な初期収束をもたらす。しかし、こ
のアルゴリズムは、多数の乗算を必要とし、したがって
高速実行には適していない。

「信号タイミングを利用する磁気記録チャネル用適応等
化回路（Ａｄａｐｔｉｖｅ　ｅｑｕａｌｉｚａｔｉｏｎ
　ｃｉｒｃｕｉｔｆｏｒ　ｍａｇｎｅｔｉｃ　ｒｅｃｏ
ｒｄｉｎｇ　ｃｈａｎｎｅｌｓ　’ｕｔｉｌｉｚｉｎｇ
ｓｉｇｎａｌ　ｔｉｍｉｎｇ）　Ｊと題する米国特許第
４５８０１７６号明細書、及びＩＢＭテクニカル・ディ
スクロージ＋’　　プルテンＶｏ１．２８、Ｎｏ、１１
　（１９８８年４月）、りｐ、４８５７〜４８５８に所
載の、Ｒ，Ｃ，シュナイダ−（Ｓｃｈｎｅｉｄｅｒ　）
等の論文「適応的対称干渉等化（Ａｄａｐｔｉｖｅｓｙ
ｍｍｅｔｒｉｃａｌ　１ｎｔｅｒｆｅｒｅｎｃｅ　ｅｑ
ｕａｌｉｚａｔｉｏｎ）　Ｊは）磁気記録システム用適
応等化器回路を開示している。しかし、これらは、ピー
ク検出システム用に設計され、したがってパーシャルレ
スポンス信号化を利用している記録システムには適して
いない。

そこで、本発明は以下のことを目的としている。

本発明の主目的は、パーシャルレスポンス信号化を利用
する記録システムにおけるトラック半径に応じたチャネ
ル特性の変動を補償することにある。

本発明のもう１つの目的は、パーシャルレスポンス信号
化を利用する記録システムの等化器用の、トラック半径
に応じたチャネル特性の変化の効果を最小化するための
、タップ係数調整方法を考案することにある。

本発明のもう１つの目的は、高速実行によく適した、等
化器タップ係数の適応調整回路を考案することにある。

もう１つの目的は、パーシャルレスポンス信号化を利用
する記録システムにおける等化器回路の高速始動を可能
にする、等化器タップ係数の調整方法である。

Ｃ０問題点を解決するための手−股 木発明は、パーシャルレスポンス信号化を利用する記録
システムにおける半径の変動によるチャネル特性の変動
の効果を補償し、等化器係数の急速な初期調整（訓練シ
ーケンス受信中）及び信頼性ある更新（データ受信中）
を可能にするものである。タップ係数を更新するのに論
理演算だけが必要で、乗法は不要なので、この等化器は
高速実行によ（適している。

本発明のその他の特徴及び利点は、添付図面を参照して
好ましい実施例の下記の詳細な説明を読めば明らかにな
るはずである。

Ｄ、実施例 ア、ＡＣＥによるＰＲＭＬシステム 以下に、本発明の実施例を、次のような特性を有するデ
ィスク記憶システムの例について説明する。それは、最
尤逐次検出によるパーシャルレスポンス・クラス■信号
化（ＰＲＭＬ）を用いた磁気記録システムである。

適応余弦等化器（ＡＣＥ）にょるＰＲＭＬシステムを第
４図に示す。２進データ列（ａｎ＝±１）が、磁気ディ
スク記憶システム１１、帯域制限受信フィルタ１３、利
得γの可変利得増幅器（ＶＧＡ）を介して、信号化速度
！／Ｔで送られる。可変利得増幅器の出力は、アナログ
・ディジタル変換器などのサンプリング手段１７により
、ｎＴ＋τ時にサンプリングし、線１９上に現れる得ら
れたサンプルＸ。を適合余弦等化器２１により処理する
。適応余弦等化器２１は、中央タップ値が１にセットさ
れた対称な３タツプのディジタル等化器である。他の２
タツプは、調整可能であり、同じ値Ｋを有する。適応余
弦等化器については、後で、詳しく説明する。可変利得
増幅器１５と適応余弦等化器２１があいまって、係数が
γに１γ、γにの３タツプ・トランスバーサル・フィル
タを構成する。適応余弦等化器の出力線２３上に現れる
出力サンプルｙｎを、ビタビ復号器で処理して、記録デ
ータ列を再構成する。

パーシャルレスポンス・クラス■信号化方式では、 ｙｎ＝ｚｎ＋ｗｎ　　　　　　　　　　　　　　　　　
（ｔ）ただし、 Ｚｎ＝ａｎ　　　ａｎ−２（２） は信号部を表し、ｗｎはろ波された雑音である。

固定受信フィルタは、所与のトラック半径でだけ磁気デ
ィスク・チャネルの出方を（１）及び（２）で記載され
る形に成形することができる。利得γ及び適応余弦等化
器係数Ｋを調整することにより、その他のトラック半径
でもこの形を精密に近似することかできる。

トラック半径に応じた磁気ディスク・チャネル特性の変
動を補償するのに適応余弦“等孔型が有効なことを、測
定から導いたこれらの変動のモデルを用いて示すことに
する。このモデルに従うと、磁気ディスク・チャネル及
び受信フィルタの全体的転送特性は、次式で与えられる
。

Ｃ（ｆ）　＝ηＣｏ（ｆ）ｅΔ／２　−２ＴΔＩｆｆ　
　　　　　（３）ただし、 は、ＲＰ−ＩＶシステムの転送特性である。式（３）で
、利得パラメータη及び変形パラメータΔは、トラック
半径に応じた磁気ディスク・チャネル特性の変動によっ
て生じるＰＲ−ｒＶ耘送からの逸脱をモデル化したもの
である。式（３）の項ｅΔ／２は、ｆ＝１／４Ｔのとき
、Ｃ（１／４Ｔ）＝η２Ｔが歪みパラメータΔとは無関
係になるように、転送特性Ｃ（ｆ）を正規化する。

イ、余弦等化器 余弦等孔型の構成図を、第５図に示す。余弦等化器は、
２個の遅延素子２７．２９と３個のタップ３Ｌ　３３．
３５を有する遅延線を含む。中央タップのサンプルと、
それぞれタップ係数にで重みを付けた２個の外側タップ
の修正サンプルが、加算器３７で組み合わされて出力サ
ンプルｙｎを形成する。出力サンプルｙｎは次式で与え
られる。

ｙｎ（Ｋ）＝ｘ。＋Ｋｕｎ　　　　　　　　（５）ただ
し、 ｘｎ＝ｘｎ、＋　　　　　　　　　　　　　　　（６）
は遅延線の中心にあるサンプルを指し、かつｕ　ｎ　＝
Ｘ　１１＋　（＋　Ｘ　ｎ−１（７）マ。を入力とする
（５）及び（７）で記載されるフィルタは位相シフトを
持たず、その転送関数は、次式で表される。

Ｈ（ｆ）　＝　１　＋２　Ｋ　ｃｏｓ（２πｆＴ）　　
　　　　（８）式（３）及び（４）で記載されるモデル
で、チャネル特性の変動を厳密に補償する基準等孔型の
転送関数は、次式で表される。

Ｈｏ（ｆ）＝ｅ−Δ／２８２ＴΔ１ｆ１（９）第６図に
、３個のひずみパラメータΔについて、余弦等化器の振
幅スペクトルＩＨ（’ｆ）Ｉをこの基準等化器の＋　Ｈ
ｏ（ｆ）　ｌと比較して示す。可変利得増幅器利得γの
値は、ηγ＝１となるように選択し、係数には、ビタビ
復号器の入力での平均２乗誤差が最小になるように選択
する。ＰＲ−Ｉｔ／信号化は直流及びナイキスト周波数
でスペクトル・ゼロをもたらすので、これらの周波数で
のＩＨ（ｆ）トＩ　Ｈａ（ｆ）　Ｉの違いが大きな平均
２乗誤差をもたらすことはない。

つ、タップ調整手順 このタップ調整方式は、（上記のファルコナー等の論文
に記載されているような）最適タップ係数推定用の高速
反復最小２乗（ＲＬＳ）アルゴリズムから導かれる。ｎ
＋１時に、ＲＬＳ法にょうｆ：　ｅ２（Ｋ）　　　　　
　　　　　　　　（１０）ｌｌＩａＯ場 を最小にするタップ値にである。ただし、ｅ、（Ｋ）＝
　Ｙｍ（Ｋ）−Ｌ はタップ係数にの余弦等化器の出力側での誤差信号を表
し、ン、は受信部による２、の再構成（（２）参照）を
指す。タップ係数ＫＲＬＳを次のように反ｉｌ 復して生成することができる（ＲＬＳアルゴリズム）。

Ｋｏ＝０ ただし、 ξ。＝ は、時間的に変動するループ利得である。

信号サンプル２゜（２）は値０１±２をとることだけが
可能であり、（１）から次のような３レベル・サンプル
が再構成されたことが示唆される。

２　　１≦ｙｎ　　　の場合 ｚ、＝　　　Ｏ−４＜ｙｎ＜１　　の場合　　　　（１
５）−２ｙｏ≦−１の場合 式（１２）の項ｅ　ｎ　ｕ　ｎは、タップ係数Ｋｎに関
する平均２乗誤差Ｅ［ｅ２（Ｋｎ）］の確率的勾配置／
２　ｄ　ｅ２（Ｋｎ）／　ｄ　Ｋｎであると認められる
。この勾配の計算には乗算が必要であるが、本発明によ
れば、ｕｎでなく、次のような３し゛ベル再構成を用い
ることによってそれを避けることができる。

２　（１≦ｕｎの場合） １ｎ：　　　０　　（１＜ｕｎ＜１の場合）　　　　　
　（１６）−２（ｕｎ≦−１の場合） 受信フィルタの出力側での信号が既にＰＲ−ＩＶ形式を
仔し、Ｋ＝０となるとき、次式が成立することに気付く
と、この近似が正しいことがわかる。

（（１）　、（２）、（５）、（７）参照）ｕｎ”　−
ｙｎ＋１＋　−ｙｎ−＋ ２＋雑音 ”ａｎａｌ　　ａｎ−３＋Ｗｎ＋１＋Ｗｎ−１”　　Ｏ
＋雑音　（１７）＝２＋雑音 これで近似的タップ勾配が、乗算なしに計算できる。分
散を減少させるために、２個の連続する勾配の和を計算
することがを利である。そうすると、次式が得られる。

ΔＫｎ＝　　ｅ　ｎ（Ｋｎ）Ｌｌ　、＋　　ｅ　ｎ−１
（Ｋｎ−＋）−ｕｎ−＋　　　　　　　　　　　（１８
）この勾配を用いて、次式により、タップ係数を更新す
る。

Ｋｎ、、＝に、−ξ　Δ　Ｋ、　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　（１
９）ＲＬＳアルゴリズム（１２）では、式（１４）によ
って計算したループ利得ξ。が繰り返すごとに減少する
。修正したアルゴリズム（１９）ではこの挙動を近似す
るより簡単な方法を用いる。まず、ループ利得ξをタッ
プ係数の高速初期調整のために高い値ξＨに設定し、次
いで、タップ調整中に雑音によって生じるゆらぎを減少
させるために値ξＬに下げる。修正アルゴリズムはチャ
ネル特性の変動を追跡できるが、ｎ＋ψのときξ。→０
となるＲＬＳアルゴリズムではできない。式（１４）に
従ってループ利得を変更するのではなく一度切り替える
より簡単な方法では、収束速度の損失がない。

タップ係数の初期調整は、長さ１８ビツトの繰返し数列
、 ・・・＋１＋１−１＋１÷１−１−１−１−１＋１＋１
＋１＋１−１−１＋１−１−１・・・　　　　（２０）
から構成される訓練数列を送信することにより、加速で
きる。この数列を送信すると、可変利得増幅器利得とタ
ップ係数の調整が充分に切り離される。正確なタイミン
グ位相の調整も維持される。

工０本発明を用いる適応等化器の構造 第１図に、基本余弦等化器と、式（１８）及び（１９）
で表されるタップ係数更新法を実施したタップ係数調整
手段から構成される適応余弦等化器の構成図を示す。

適応余弦等化器は、次のものを含んでいる。

−２個の遅延素子２７及び２９から構成され、２個の外
側タップ３Ｌ３５と中央タップ３３を有し、第１の外側
タップが入力サンプルｘｎを受信するため線１９に接続
されている遅延線。

−タップ３１でのサンプルＸ。とタップ３５でのサンプ
ルＸｎ−２を結合してその和Ｕ。を線４１上に生成する
加算器３９゜ 一すンプル和ｕｎにタップ係数Ｋ。を掛ける乗算手段４
３゜ 一積Ｋ。Ｕｎを遅延線の中央タップに現れるサンプルＸ
。−１に加えて、出力線２３上に出力サンプルｙｎを生
成する加算器３７゜ −ｙｎ及びｕｎを受信するため線２３及び４１に接続さ
せた２つの入力と、線４７上にタップ係数を供給する１
つの出力を有するタップ係数調整手段４５゜ 一基本余弦等化器のディジタル実施態様は、第２図に関
して、次節で簡潔に述べることとする。

本発明の適応等化器の重要な一部であるタップ係数調整
手段４５は、（タップ係数勾配ΔＩ＜。をもたらす）そ
の第１の部分４５Ａに、次の各要素を含んでいる。

ｍｍ力線２３に接続され、出力サンプルｙｎを受は取っ
て、式（１５）に従って２．０、−２のいずれかである
公称Ｐ　Ｒ−ＩＶサンプルＺ。の再構成サンプル２ｎそ
の出力側に供給する、量子化器５１゜ 一回線２３から出力サンプルｙｎを、量子化器５１の出
力から再構成サンプル２ｎをそれぞれ受は取って、それ
らの差を誤差値ｅｎ（Ｋｎ）としてその出力側に供給す
るように接続された減算手段５３゜−回線４１に接続さ
れ、サンプルＸｎとＸ　ｎ　−２のサンプル和ｕｎを受
は取って、公称ＰＲ−ＩＶサンプルＺｎとＺ　ｎ−２の
和の再構成であり、（’１６）に従って２．Ｏ，−２の
いずれかである再構成和ＬＩｎをその出力側に供給する
、量子化器５５゜−減算手段５３及び量子化器Ｓ５の出
力に接続され、ｅｎ（Ｋｎ）とｕｎを受は取って、両者
の積をその出力側５９に供給する、組合せ手段５７゜た
だし、再構成和凸。が３成分なので、明示的乗算を行な
わず、３つの値−２ｅ、（Ｋｎ）、０、＋　２　ｅ　ｎ
（Ｋｎ）から選択すればよい。

一組合せ手段５７の出力に接続され、当該の出力値を１
サンプル期間Ｔだけ遅延させる、遅延素子６１゜ 一組合せ手段５７及び遅延素子６１の出力に接続され、
（１８）に従ってタップ係数勾配ΔＫｏをその出力側に
生成する、加算器６３゜ タップ係数調整手段４５の第１の部分の４５Ａのディジ
タル実現態様は、第３図に関して次節で簡単に述べるこ
ととする。

タップ係数調整手段は、さらに（第１図の第２の部分４
５Ｂに示すように）、次のものを含んでいる。

一線６５上に供給されるタップ係数勾配ΔＫｏに、入力
６９に印加されるループ利得ξを掛けるための乗算手段
６７゜このループ利得ξは、まず２個のあらかじめ選定
した値の高い方ξ、、（６９Ａ）をとり、次いで低い方
ξＬ（Ｅ３９Ｂ）をとり、これら２つの値の間の切換え
（６９Ｃ）は所定の時に行なわれる。２つのループ利得
因子及び切換え時間の良い値は、回路のシミュレーショ
ンまたは試験動作によって決定できる。ループ利得ξが
２の累乗であるときは明示的な乗算が不要なことに留意
されたい。この場合、ループ利得は、勾配Δに、の全ビ
ットの重みを変更する（シフトさせる）ことによって調
整できる。

一新しい等化器タップ係数Ｋ。を前のタップ係数Ｋｒ＋
−１と重み付けした勾配ξΔＫｎ−＋４とから形成し、
線４７上に新たなタップ係数を供給、減算手段７１゜ 一線４７に接続され、等化器タップ係数Ｋｎを１サンプ
ル期間だけ遅延させ、その出力Ｋ。−１を減算手段７１
に供給する、遅延素子７°３゜第１図で７５に示した、
勾配ΔＫｎを計算し、等化器タップ係数を更新するのに
要する時間によって生じる固を信号処理遅延を表すルー
プ遅延が、タップ調整手段４５に導入されている。第１
図には、Ｍ個のサンプリング時間Ｔのループ遅延を示し
である。遅延素子は、もちろん、第１図に示すように、
１個所に集中しているのでなく、手段４５のディジタル
実施態様中における適切な個所に単一バイブライン・レ
ジスタとして分散されている。

オ、適応余弦等化器のディジタル実施態様以下では、余
弦等化器とタップ係数調整手段４５の第１の部分（４５
Ａ）とのディジタル実施態様について説明する。第１図
に示した第２の部分のディジタル実施態様は簡単であり
、ここでは考察しないこととする。

第２図は、基本余弦等化器の回路実施態様を示す。入力
サンプルＸｎが、６ビツトで量子化され、２の補数（Ｔ
Ｃ）形式で表されている。その最下位ビット（ＬＳＢ）
の重みは、０．１２５である。

アナログ・ディジタル変換器の調整によって意図的に導
入された変位を補償するため、最下位ビットの半分の量
をサンプルＸｎに加えなければならないことに留意され
たい。これは原理的に、常に”１°′にセットされた「
第７」ビットを２−４の重みを付けて物理的に導入する
ことによって、ただちに実行できる。ただし、この表示
を利用してハードウェア設計を著しく節単にするため、
受は取ったビットに対して他の演算を行なう前には、補
正項を加えない。７ビツトの全加算器を使って、サンプ
ルｕ　ｎ　＝Ｘ　ｎ　＋　Ｘ　ｎ　−２を計算する。こ
の段階で、Ｘｎ及びＸ　ｎ　−２の２−４の重みを付け
た「第７」ビットを考慮に入れる。サンプルｕｎに、タ
ップ係数Ｋｎを掛ける。Ｋｎを４ビツトで量子化する。

その絶対値は０．２５に制限されている。積を８ビツト
で量子化し、符号を拡張してから、オフセット２進（Ｏ
Ｂ）形式で表したサンプルＸ。−１に加える。素子８１
は、線３３上に現れるサンプルＸ　ｎ　−１をＴＣ形式
からＯＢ表示に変換する。その結果得られた和は、ＴＣ
数とＯＢ数′が加えられるので、オフセット２進表示で
与えられる。アンダーフローまたはオーバーフローの場
合、出力はその最小値または最大値までに飽和される。

飽和回路は、１つのＥＸＯＲゲートとマルチプレクサか
ら構成される。これは、加算器３７の入力側におけるＴ
Ｃサンプルの最上位ピッｌ−（ＭＳＢ）が加算器の桁上
げ出力Ｃ６と等しくないときに、活動化される。この場
合、桁上げによって飽和値が決まる。等孔蓋の出力サン
プルｙｎは、受は取ったサンプルＸｎと同じ形式で表示
される。

タップ係数調整手段４５（第１図）の第１の部分４５Ａ
のディジタル実施態様の回路を、第３図に示す。入力サ
ンプルｙｎ及びｕｎは、共に２の補数形式で表され、余
弦等孔蓋（第２図）により線２３及び４１上に生成され
る。関係式（１１）、（１５）、（１６）から、項ｅｎ
Ｇｎ／２は次のように計算できる。

ｙｎ−２（ｕｎ≧１かつｙｎ≧１　の場合）３’　ｎ　
　　　（ｕ　ｎ≧１かつＩｙｎｌ＜１　　の場合）−ｙ
、＋２　　（ｕｎ≧１かつｙｎ≦−１の場合）ｅ　ｎ　
ｕ　ｎ ＝　　Ｏ（Ｉｕ、Ｉ＜１の場合）　　　　　　　（２］
、）２Ｙ　ｎ　＋　２　（ｕ　ｎ≦−１かつｙ、≧１　
の場合）−Ｙ　ｎ　　　（ｕ　ｎ≦−１かつＩ−ｙｎＩ
＜１の場合）−ｙｎ−２（ｕｎ≦−１かつｙｎ≦−１の
場合）その絶対値は１．９３７５以下なので、５ビツト
で表すことができる。簡単なＥＸＯＲ／ＡＮＤ回路の組
合せを用いたその計算を、第３図の部分８３に示す。こ
の部分は、５個のＥＸＯＲゲート８３Ａのグループ、も
う１個のＥＸＯＲゲート８３Ｂ、及び５個のＡＮＤゲー
ト８３Ｃのグループを含んでいる。その出力信号は、ｕ
ｎ＜Ｏの場合を示す２進制御信号Ｂｌ、１ｕｎｌ≧１の
場合を示す２進制御信号Ｂ２、Ｉ　ｙｏｌ≧１の場合を
示す２進制御信号Ｂ３によって決定される。これらの２
進制御信号は、それぞれ、線８５．８７．８９上に現れ
る。入力信号からのその誘導を第３図の部分９１及び９
３に示す。（線８５上の信号Ｂ１で表される）Ｕ、、の
符号に応じて、５個のＥＸＯＲゲート８３Ａは、サンプ
ルｙｎの５個の最下位ビットを反転し、あるいは変更な
“しに保つ。

Ｉ−ｙｎ＋≧１（線８９上の信号Ｂ３によって示される
）の場合、ＥＸＯＲゲート８３Ｂによって線８３Ｄ上の
ビットを反転することにより、値＋２または−２をｙｎ
に加える。Ｉｕｎｌ＜１（線８７上の信号Ｂ２で示され
る）の場合、ＡＮＤゲート８３Ｃのグループを使ってＥ
ＸＯＲ出力にゼロを重ね書きすることにより、出力は強
制的にゼロになる。後続の２つの項ｅｎ凸。／２（１つ
は遅延素子９５によって遅延されている）が、６ビツト
加算器９７中で加算される。第３図で全加算器９７の下
方の９９に示した２個の追加ゲート及び１個の遅延素子
は、加えるべき後続の２つのサンプルの０．０８２５の
重みを付けた「第７」ビットを考慮する。線６５°上で
得られた和ΔＫ　ｕ　／　２が、第１図に示すようなタ
ップ係数アキュムレータに供給される。

【図面の簡単な説明】

第１図は、本発明に基づくタップ係数調整回路を備えた
、適応余弦等孔蓋の実施例を示す図である。 第２図は、ディジタル式基本的余弦等孔蓋の実施例を示
す図である。 第３図は、ディジタル式タップ係数勾配（ΔＫｎ／２）
計算の実施例を示す図である。 第４図は、適応余弦等化ｍ（ＡＣＥ）を備えた、ＰＲＭ
Ｌ（最尤逐次検出式パーシャルレスポンス信号化）記録
システムの実施例を示す図である。 第５図は、余弦等化器の実施例を示す図である。 第６図は、余弦等化器及び理想的基零等化器の振幅スペ
クトルを示す図である。 ２１・・・・適応余弦等化器（ＡＣＥ）、２７．２９・
・・・遅延素子、３１．３５・・・・外側タップ、３３
・・・・中央タップ、３７．３９・・・・加算器、４３
・・・・乗算手段、４５・・・・タップ係数調整手段。 正規化周液殻２Ｔ＊ｆ １．００ 一６某準等化呑 一＃弦等化巻 第６図

Claims (2)

【特許請求の範囲】
1. （１）等化器が２個の外側タップと１個の中央タップを
   備えた遅延線を含み、外側タップ・サンプルにタップ係
   数を掛け、掛け算した外側タップ・サンプルと中央タッ
   プ・サンプルを組み合わせることによって等化器出力サ
   ンプルｙ＿ｎが生成されるようなパーシャルレスポンス
   信号化を使用する記録システムの等化器におけるタップ
   係数を調整する方法において、 （ａ）上記等化器出力サンプルｙ＿ｎから量子化動作に
   よってｐ個の異なる公称値のいずれかをとる再構成サン
   プル■＿ｎを導き出すステップと、（ｂ）外側タップ・
   サンプルを加え、得られたサンプル和ｕ＿ｎを量子化し
   て、ｑ個の異なる所定値のいずれかをとるように、再構
   成和■＿ｎを導き出すステップと、 （ｃ）上記再構成和■＿ｎ、上記再構成サンプル■＿ｎ
   、及び上記出力サンプルｙ＿ｎを組み合わせて、上記タ
   ップ係数Ｋ＿ｎを更新するためのタップ係数勾配ΔＫ＿
   ｎを生成するステップと、 を有する等化器におけるタップ係数を調整する方法。
2. （２）等化器が２個の外側タップと中央タップを備えた
   遅延線を含み、２個の外側タップに現れるサンプルにタ
   ップ係数Ｋ＿ｎを掛け、掛け算した外側タップ・サンプ
   ルと中央タップ・サンプルを組み合わせることによって
   等化器出力サンプルｙ＿ｎが生成されるようなパーシャ
   ルレスポンス信号化を使用する記録システムの等化器に
   おけるタップ係数を調整する方法において、 （ａ）２個の外側タップ上に現れるサンプルｘ＿ｎとｘ
   ＿ｎ＿−＿２を加えることによってサンプル和ｕ＿ｎを
   生成するステップと、 （ｂ）上記サンプル和ｕ＿ｎから、ｕ＿ｎ＜０かどうか
   を示す第１の２進標識信号Ｂ１及び｜ｕ＿ｎ｜≧１かど
   うかを示す第２の２進標識信号Ｂ２を導き出すステップ
   と、 （ｃ）上記出力サンプルｙ＿ｎから、｜ｙ＿ｎ｜≧１か
   どうかを示す第３の２進標識信号Ｂ３を導き出すステッ
   プと、 （ｄ）ＡＮＤ演算及びＥＸＯＲ演算を含む組合せ論理演
   算により、 ｙ＿ｎ−２（ｕ＿ｎ≧１かつｙ＿ｎ≧１の場合）ｙ＿ｎ
   （ｕ＿ｎ≧１かつ｜ｙ＿ｎ｜＜１の場合）ｙ＿ｎ＋２（
   ｕ＿ｎ≧１かつｙ＿ｎ≦−１の場合）Ａ＿ｎ＝０（｜ｕ
   ＿ｎ｜＜１の場合） −ｙ＿ｎ＋２（ｕ＿ｎ≦−１かつｙ＿ｎ≧１の場合）−
   ｙ＿ｎ（ｕ＿ｎ≦−１かつ｜ｙ＿ｎ｜＜１の場合）−ｙ
   ＿ｎ−２（ｕ＿ｎ≦−１かつｙ＿ｎ≦−１の場合）の規
   則に従って上記出力サンプルｙ＿ｎならびに第１、第２
   、及び第３の２進標識を組み合わせて、量Ａ＿ｎを生成
   するステップと、 （ｅ）上記量Ａ＿ｎと、前に生成され１サンプリング時
   間だけ遅延された量Ａ＿ｎ＿−＿１を加えて、タップ係
   数勾配ΔＫ＿ｎ／２を得るステップと、 を有する等化器におけるタップ係数を調整する方法。