KR20000004677A - 디지털 브이씨알 등화기의 웨이트 업데이트 장치 - Google Patents

Abstract

본 발명은 디지털 브이씨알의 등화기에 관한 것으로, 특히 웨이트 업데이트 장치를 구성하는 매트릭스 곱셈기의 입력을 순차적으로 제어하여 적은수의 곱셈기만으로 입력되는 n비트의 재생신호를 처리하므로써 하드웨어의 크기를 줄일 수 있도록 하는 디지털 브이씨알 등화기의 웨이트 업데이트 장치를 제공하는데 그 목적이 있다.

이와같은 목적은 카운팅 비트에 따라 입력되는 디지털 재생신호를 선택적으로 출력하는 멀티플렉서; 디지털 재생신호를 순차적으로 선택할 수 있는 카운팅 비트를 출력하는 카운터; 상기 카운터의 카운팅 비트에 따라 입력되는 에러값을 지연시켜 출력하는 제 1 지연기; 상기 멀티플렉서의 출력 및 스케일링 계수를 인가받아 곱을 행하는 제 1 곱셈기; 상기 제 1 곱셈기의 출력 및 제 1 지연기의 출력을 인가받아 이를 곱하는 제 2 곱셈기; 상기 카운터의 카운팅 비트에 따라 상기 제 2 곱셈기의 출력을 선택적으로 분리하여 출력하는 디멀티플렉서; 상기 디멀티플렉서의 출력을 인가받아 이를 순차적으로 저장하여 출력하는 레지스터; 상기 레지스터의 출력 및 이전의 웨이트값을 가산하여 출력하는 매트릭스 덧셈기; 상기 매트릭스 덧셈기의 출력을 인가받아 이를 지연시켜 출력하는 지연기로 구성됨으로써 달성된다.

Description

디지털 브이씨알 등화기의 웨이트 업데이트 장치(WEIGHT UPDATE APPARATUS FOR A EQUALIZER OF DIGITAL VCR)

본 발명은 디지털 브이씨알(Digital VCR)의 자기 기록된 신호를 재생하기 위한 등화기에 관한 것으로, 특히 웨이트 업데이트 장치의 하드웨어적인 크기를 줄일 수 있도록 하는 디지털 브이씨알 등화기의 웨이트 업데이트 장치에 관한 것이다.

컴퓨터, 통신, 방송, 가전 분야등의 발전에 따라 일반 사용자들에게 제공되는 정보의 질이 점점 고급화되어 가고 있으며, 이러한 정보의 고급화는 멀티미디어화, 시각화, 입체화, 및 독립화로 특징 지울 수 있다.

특히, 디지털 매체 이용 기술은 이런 추세에 기반을 이루며, 정보화 사회로의 지전에 큰 영향을 미치고 있다.

이와같은 정보화 시대의 흐름에 따라 파생되는 대용량 데이터의 고속 전송 및 저장의 요구가 급격히 증가하고 있다.

디지털 데이터의 저장은 주로 자기 기록 방식을 사용하여 왔으며, 낮은 가격에 많은 데이터 저장 능력을 제공하므로써 얼리 이용되고 있다.

현재 얼리 사용되고 있는 자기 기록 장치는 RLL(Run Length Limited) 및 최대치 검출(peak detection)을 이용한 아날로그 방식이 사용되어지고 있다.

종래의 PR4 채널의 등화 과정을 도 1을 참조하여 설명한다.

자기 기록/재생 장치의 입력 부호열은 2비트 지연기(102) 및 MOD2 가산기(101)로 구성된 프리코더(100)를 거친 후 기록된다. 즉 마그네틱 채널(110), 등화기(111), 및 재생 엔코더(112)로 이루어져 재생시 (1-D²)의 특성을 갖는 재생기를 거치기 전에 특성을 맞추기 위해 1/(1-D²)의 지연 특성을 갖도록 프리 코딩된다.

재생 과정은 (1-D²)의 지연 특성으로 이루어지므로, (1-D)와 (1+D)로 분해가 가능하다. 여기서 (1-D)는 재생계의 마그네틱 채널(110)과 등화기(111)에 의한 미분 특성과 동일하여 대치되고, (1+D)는 1비트 지연기(121) 및 가산기(122)로 구성된 재생 엔코더(112)로 이루어 진다.

따라서 재생과정은 재생 신호가 (1-D)와 (1+D)신호로 이루어진 (1-D²)에 의한 지연 특성을 갖도록 하며, 정확한 재생을 위해 상기 프리코더(100)에서는 기록 신호가 1/(1-D²)의 지연 특서을 갖도록 프리코딩한다.

프리코딩되어 자기 기록 테이프에 기록된 자기 기록 신호는 마그네틱 채널(110)에 구비된 헤드에 의해 재생되어 회전 트랜스를 거쳐 재생 증폭된 후 등화기(111)를 통해 (1-D) 지연 특성을 갖고 상기 재생 앤코더(112)로 입력되어 (1+D) 지연 특성을 가지므로 재생시 (1-D²)의 지연특성을 갖게된다.

(1+D)의 재생 엔코더(112)를 거친 3치 파형(1,0,-1)은 데이터 검출기(113)에서 2치 파형(1,0)으로 식별되어 기록 신호의 재생이 가능하도록 한다.

즉, 상기 데이터 검출기(113)에서는 상기 재생 엔코더(112)로부터 출력되는 3레벨의 재생신호를 2레벨로 생성하게 된다.

다시 말해서, 상기 데이터 검출기(113)에서는 상기 재생 엔코더(112)로부터 출력되는 1레벨의 재생신호를 1레벨로 대응시키고, 0레벨의 재생신호를 0레벨로 대응시키며, -1레벨의 재생신호를 1레벨의 재생신호로 대응시켜 0,1레벨의 등화신호를 생성하게 된다.

이와같은 PR4 검출 방식에서는 등화회로에서 강조한 고역성분을 재생 엔코더(112)인 (1+D) 회로에 의해 억압할 수 있다.

자기 기록/재생 체널에서 재생신호는 자기 기록의 미분 형태이므로 자기 기록채널 특성을 결정짓는 계단응답(h(t))은 다음 수학식 1의 로렌찌안(Lorentzian)함수로 모델링된다.

여기서, PW₅₀은 h(t)의 최대 출력값이 50%에 해당하는 펄스의 폭이며 이값은 기록 밀도에 따라 결정된다.

그러나 종래의 아날로그 방식의 PR4 채널의 자기 기록 및 재생 장치는 시스템 구현이 간단하고 타이밍 복원이 효과적이지만 기록 밀도가 중가함에 따라 ISI(Inter Symbol Interference)가 심화되어 검출이 어렵게 된다.

즉, 자기 기록 테이프에 자기 기록 신호를 기록하는 기록 밀도가 점차로 높아지게 되어 상술한 PR4 채널의 아날로그 자기 기록 및 재생시 데이터 검출이 어려워지게 된다.

따라서, 최근에는 이러한 영향을 줄이기 위해 PRLM(Partial Response Maximum Likelihood)기술이 도입되었다.

상기 PRLM 기술은 인위적인 간섭을 발생시켜 전송하므로써 데이터 검출시 손쉽게 간섭을 제거할 수 있도록 하는 것이다.

이러한 PRLM 기술을 적용한 디지털 브이씨알의 등화기의 구성 및 동작을 도 2를 참조하여 설명하면 다음과 같다.

종래의 디지털 브이씨알의 등화기는 도 2 에 도시한 바와같이 A/D 변환기(150)에서 디지털 신호로 변환된 디지털 재생신호를 입력으로 웨이트를 업데이트시키는 웨이트 업데이트부(135), 상기 웨이트 업데이트부(135)에서 업데이트된 웨이트를 소정 시간 지연시키고, 상기 웨이트 업데이트부(135)로 제공하는 지연기(136), 상기 기연기(135)로부터 출력되는 웨이트에 따라 상기 A/D 뱐환기(150)로부터 출력되는 디지털 재생신호를 피드 포워드 필터링하여 재생 신호를 출력하는 피드 포워드 필터(Feedforward Filter)(132), 상기 피드 포워드 필터(132)로부터 출력되는 재생신호를 입력으로 3레벨 신호를 결정하는 레벨 결정부(133), 및 상기 레벨 결정부(133)에서 레벨이 결정된 3레벨 신호와 상기 피드 포워드 필터(132)로부터 출력되는 다음 클럭의 재생 신호를 비교하여 에러 신호를 검출하고, 상기 웨이트 업데이트부(135)에서 웨이트를 업데이트시킬 수 있도록 상기 웨이트 업데이트부(135)로 출력하는 에러 검출부(134)로 구성된다.

한편, 상기 피드 포워드 필터(132)로부터 출력되는 재생 신호는 타이밍 복원부(140), D/A 변환기(141), 및 VCO(142)로 구성된 타이밍 복원부에 입력되어 타이밍 복원을 위해 사용되며, 복원된 클럭은 상기 A/D 변환기(150)로 입력된다.

이와같이 구성되는 종래의 등화기의 동작을 설명한다.

상기 A/D 변환기(150)에서는 아날로그 재생 신호를 입력으로 받아 정확하게 디지타이징 처리 및 타이밍 복원하여 등화기(130)에 디지털 신호를 공급하게 된다.

이때, 타이밍 복원은 상기 타이밍 복원부(140), D/A 변환기(141), 및 VCO(142)에서 이루어 진다.

상기 A/D 변환기(150)에서 타이밍 복원에 의해 디지타이징된 신호를 PR4 특성이 되도록 등화시켜 두기 위해 등화기(130)에 입력된다.

상기 A/D 변환기(150)로부터 출력되는 디지털 재생 신호는 상기 피드포워드 필터(132)에서 피드포워드 필터링된후 출력되는데, 상기 피드포워드 필터(132)로부터 출력되는 필터 출력 신호(y(k))는 입력되는 디지털 재생 신호(x(k))가 샘플링 시간 간격으로 지연된후 필터 계수가 곱해진 값들의 합으로 다음 수학식 2 와 같이 나타낼 수 있다.

위의 수학식 2 는 다음 수학식 3 과 같이 벡터의 내적으로 간략히 표시할 수 있다.

y(k)=X^tW=W^tX

위의 수학식 3에서 t는 벡터 또는 행렬 전치(transpose)이고, N 차원 열벡터들인 W와 x(k)는 다음 수학식 4 에 의해 정의된다.

W=[w₀,w₁,w₂,w_3,⃛w_n-1]^t

X(k)=[(k),x(k-1),⃛,x(k-N+1)]^t

이러한 등화기(130)의 출력, 즉 피드포워드 필터(132)의 출력(y(k))은 상기 레벨 결정부(133)에서 3레벨 신호(d(k))로 결정되고 상기 에러 검출부(134)로 입력된다.

즉 상기 수학식에 나타낸 웨이트(w)를 업데이트시켜 결정하기 위해, 상기 피드포워드 필터(1320의 출력(y(t))은 상기 레벨 결정부(133)로 입력된다.

상기 레벨 결정부(133)에서 레벨이 결정된 3 레벨 신호(d(k))는 다음 수학식5에 나타낸 바와 같이 상기 에러 검출부(134)에서 샘플링 시간 간격에 의해 이후의 샘플링 클럭에 상기 피드포워드 필터(132)의 출력 신호와 그 차가 계산되어 에러신호(e(k))로 출력된다.

여기서, W_nw는 업데이트된 새로운 웨이트값이고, W_old는 이전의 웨이트 값이다.

상기 에러 검출부(134)로부터 출력되는 에러 신호(e(k))는 상기 웨이트 업데이트부(135)에 입력되어 위의 수학식5에 나타낸 바와 같이 웨이트 업데이트에 이용된다.

즉, 상기 웨이트 업데이트부(135)에서는 상기 A/D 변환기(150)로부터 출력되는 디지탈 재생 신호(x(k))와 상기 지연부(136)로부터 출력되어 지연된 이전의 웨이트(W_old)와 에러 검출부(134)로부터 출력되는 에러 신호(e(k))에 따라 웨이트를 업데이트 시킨후 상기 지연기(136)를 통해 피드포워드 필터(132)로 출력하여 업데이트된 새로운 웨이트(W_nw)로 사용할 수 있도록 출력한다.

상기 등화기(130)에서 등화되어 출력되는 데이터(y(k))는 데이터 검출기인 비터비 검출기에 입력되어 원하는 신호를 효과적으로 탐색할 수 있도록 한다.

한편, 위의 수학식 5에 나타낸 바와 같이 디지털 재생 신호를 필터링하여 수렴시키기 위해서는 웨이트를 업데이트시켜 새로운 웨이트를 갱신해야 하는데, 상기 스케일링 계수(μ)가 고정되어 있으므로 에러값(e)에 의해서만 웨이트 업데이트가 이루어진다.

이러한 종래의 웨이트 업데이트부를 도 3을 참조하여 상세히 설명한다.

상기 웨이트 업데이트부(135)는 입력되는 디지털 재생신호(x(k))와 스케일링 계수(μ)을 인가받아 매트릭스 곱을 행하는 제 1 매트릭스 곱셈기(200); 상기 제 1 매트릭스 곱셈기(200)의 출력 및 에러값(e(k))을 인가 받아 이를 곱하여 출력하는 제 2 매트릭스 곱셈기(210); 상기 제 2 매트릭스 곱셈기(210)의 출력 및 이전의 웨이트값(W_old)을 가산하여 출력하는 매트릭스 덧셈기(220); 상기 매트릭스 덧셈기(220)의 출력을 인가받아 이를 지연시켜 출력(W_old)하는 지연기(230)로 구성된다.

먼저, 제 1 매트릭스 곱셈기(200)는 A/D 변환기(150)로부터 재생 신호(x(k))와 스케일링 계수(μ)를 인가 받아 곱셈을 행하여 출력하게 된다.

상기 제 1 매트릭스 곱셈기(200)의 출력은 제 2 매트릭스 곱셈기(210)로 인가되어 에러 검출부(134)에 의해 검출된 에러값(e(k))과 또다시 곱셈이 행해져 그 결과가 매트릭스 덧셈기(220)로 제공된다.

그러므로, 상기 매트릭스 덧셈기(220)는 상기 제 2 매트릭스 곱셈기(210)의 출력 및 지연기(230)로부터 출력되어 이전의 웨이트값(W_old)을 인가 받아 더하여 출력하게 된다.

따라서, 지연기(230)는 이를 인가받아 한 클럭 지연시켜 피드 포워드 필터(132)와 매트릭스 덧셈기(220)에 제공한다.

타이밍 복원부(140)는 수신 신호 즉 등화기(130) 출력의 동기화를 위해 타이밍을 회복하는 것으로, 수신 신호는 |f|=R/2로 대역 제한이 되며, 저역 수신신호는 다음 수학식 6과 같이 표현된다.

여기서, n(t)는 백색 가우시안 잡음이며, h(t)는 체널 임펄스 응담이며, 저역 수신 신호가 상기 수학식 6과 같을 때 샘플링 위상(τ)에 대한 등화기(130)의 출력은 다음 수학식 7과 같이 표현된다.

상기 수학식 7에서 W_i는 등화기 계수이다.

그리고 샘플링 위상 τ에 대한 수학식7에 미분하고, 근사화한 오차식은 다음과 같다.

상기 수학식 8은 수학식 9로 근사화되며, 수학식 9의 결과를 루프 필터를 통과시키므로써 클럭의 위상을 조절하는데 이용한다.

z_k=-Λ_k=e_k(y_k+1-y_k-1)

상기 수학식 9에서 e_k 는 등화기 출력 오차를 의미하며, y_k 는 등화기(130)의 출력이다.

타이밍 오차 신호 z_k 는 PLL 의 2차 로프 필터의 입력으로 사용되면, 다음 수학식 10에 의해 타이밍 위치를 제공하는데 이용된다.

Δ_k+1=Δ_k+βz_k

Τ_k+1=Τ_k+αz_k+Δ_k+1

여기서 α와 β는 루프 필터 이득이다.

그런데, 이와같은 등화기의 경우 웨이트의 업데이트 장치는 디지털 재생신호를 구성하는 비트 수에 따라 곱셈기의 개수가 결정되는데, 그 곱셈기를 하드웨어로 구성하는 경우 그 구조가 복잡하여 하드웨어의 크기가 증대되는 문제점이 있었다.

따라서, 본 발명은 상기 문제점을 개선하기 위해, 웨이트 업데이트 장치를 구성하는 매트릭스 곱셈기의 입력을 순차적으로 제어하여 적은수의 곱셈기만으로 입력되는 n비트의 재생신호를 처리하므로써 하드웨어의 크기를 줄일 수 있도록 하는 디지털 브이씨알 등화기의 웨이트 업데이트 장치를 제공하는데 그 목적이 있다.

도 1 은 일반적인 자기 기록 및 재생에 사용되는 PR4 채널의 구조도

도 2 는 종래의 DVCR 등화기의 구성도

도 3 은 종래 DVCR의 웨이트 업데이트 장치를 나타낸 블록도

도 4 는 본 발명의 웨이트 업데이트 장치의 세부 구성도

* 도면의 주요 부분에 대한 부호의 설명 *

300 : 멀티플렉서 310 : 카운터

320,380 : 지연기 330,340 : 곱셈기

350 : 디멀티플렉서 360 : 레지스터

370 : 매트릭스 덧셈기

상기 목적을 달성하기 위한 본 발명 디지털 브이씨알 등화기의 웨이트 업데이트 장치는 도 4 에 도시한 바와같이, 카운팅 비트에 따라 입력되는 디지털 재생신호(x0-x7)를 선택적으로 출력하는 멀티플렉서(300); 디지털 재생신호(x0-x7)를 순차적으로 선택할 수 있는 카운팅 비트를 출력하는 카운터(310); 상기 카운터(310)의 카운팅 비트에 따라 입력되는 에러값(e(k))을 지연시켜 출력하는 제 1 지연기(320); 상기 멀티플렉서(300)의 출력 및 스케일링 계수(μ)를 인가받아 곱을 행하는 제 1 곱셈기(330); 상기 제 1 곱셈기(330)의 출력 및 제 1 지연기(320)의 출력을 인가받아 이를 곱하는 제 2 곱셈기(340); 상기 카운터(310)의 카운팅 비트에 따라 상기 제 2 곱셈기(350)의 출력을 선택적으로 분리하여 출력하는 디멀티플렉서(350); 상기 디멀티플렉서(350)의 출력을 인가받아 이를 순차적으로 저장하여 출력하는 레지스터(360); 상기 레지스터(360)의 출력 및 이전의 웨이트값(w_old)을 가산하여 출력하는 매트릭스 덧셈기(370); 상기 매트릭스 덧셈기(370)의 출력을 인가받아 이를 지연시켜 출력(w_old)하는 지연기(380)로 구성됨을 특징으로 한다.

이와 같이 구성되는 본 발명에 의한 디지탈 브이씨알 등화기의 웨이트 업데이트 장치의 동작을 첨부한 도 4 와 도 5를 참조하여 설명한다.

먼저, 디지털 재생신호가 8비트로 구성된 신호로 일예를 들어 설명한다.

A/D 변환기로부터 출력되는 8비트 단위의 디지털 재생신호(x0-x7)는 멀티플렉서(300)로 인가되어 카운터(310)의 카운팅 결과에 따라 이를 순차적으로 선택하여 출력하게 되는데, 이때 상기 카운터(310)는 8비트의 디지털 재생신호(x0-x7)를 카운트할 수 있는 3비트 카운터로 구성된다.

즉, '000', '001', '010', '011', '100', '101', '110', '111'의 카운팅 비트를 출력하게 된다.

그러므로, 상기 카운터(310)의 카운팅 결과 즉, 카운팅 비트에 의해 멀티플렉서(300)는 입력되는 디지털 재생신호(x1-x8)를 순차적으로 선택할 수 있게된다.

이때, 상기 카운터(310)의 카운팅 비트의 최하위 비트(LSB)가 1인 경우 즉, 카운터(310)의 카운팅 결과가 '001', '011', '101', '111'인 경우 제 1 지연기(320)는 구동되어 입력되는 에러값(e(k))을 지연시켜 출력하게 된다.

이때, 현재의 에러값과 연이어 입력되는 에러값의 차이는 극히 미소하므로 이의 차이를 적당히 무시한다는 것이다.

상기 멀티플렉서(300)로부터 순차적으로 선택되어진 디지털 데이터(x0-x7)는 제 1 곱셈기(330)로 인가되어 스케일링 계수(μ)와 곱셈이 행하여 지는데, 상기 멀티플렉서(300)가 카운팅 결과에 의해 1비트씩 순차적으로 출력을 발생하므로 하나의 곱셈기만으로도 스케일링 계수(μ)와의 곱셈을 행할 수 있게 된다.

상기 제 1 곱셈기(330)의 출력은 제 2 곱셈기(340)로 인가되어 제 1 지연기(320)로부터 출력되는 에러값(e(k))과 곱셈을 행하게 된다.

이때, 상기 제 1 지연기(320)는 카운터(310)의 최하위 비트(LSB)에 의해 출력을 발생하므로 디지털 재생신호(x1, x3, x5, x7)만이 에러값(e(k))과의 곱셈이 행하여 지고, 디지털 재생신호(x0, x2, x4, x6)는 곱셈이 행하여지지 않고 곧바로 디멀티플렉서(350)에 인가된다.

다시말하면 입력되는 디지털 재생신호(x0-x7) 전체에 대하여 에러값(e(k))과의 곱셈을 행하지 않고, 선택적으로 곱셈을 행함으로써 곱셈기의 부담, 즉 개수를 줄이는 것이다.

상기 제 2 곱셈기(340)의 출력은 디멀티플렉서(350)에 인가되어 상기 카운터(310)의 카운팅 비트에 의해 순차적으로 분리되어 레지스터(360)에 저장된다.

상기 레지스터(360)에 디지털 데이터가 저장완료되면 7비트 단위의 디지털 데이터를 매트릭스 덧셈기(370)로 출력하게 되고, 매트릭스 덧셈기(370)는 레지스터(360)의 출력 및 제 2 지연기(380)로부터 출력되는 이전의 웨이트값(w_old)을 인가받아 더하여 출력하게 된다.

따라서, 제 2 지연기(380)는 이를 인가받아 한 클럭 지연시켜 피드 포워드 필터와 상기 매트릭스 덧셈기(370)에 제공한다.

이상에서 설명한 바와 같이 본 발명에 의한 디지털 브이씨알의 등화기의 웨이트 업데이트 장치는, 입력되는 디지털 데이터를 한꺼번에 처리하지 않고 순차적으로 하나씩 처리함으로써 곱셈기의 수를 대폭 줄일 수 있게되어 하드웨어 크기를 줄이는 효과가 있게 된다.

Claims (2)

1. 카운팅 비트에 따라 입력되는 디지털 재생신호를 선택적으로 출력하는 멀티플렉서;

   디지털 재생신호를 순차적으로 선택할 수 있는 카운팅 비트를 출력하는 카운터;

   상기 카운터의 카운팅 비트에 따라 입력되는 에러값을 지연시켜 출력하는 제 1 지연기;

   상기 멀티플렉서의 출력 및 스케일링 계수를 인가받아 곱을 행하는 제 1 곱셈기;

   상기 제 1 곱셈기의 출력 및 제 1 지연기의 출력을 인가받아 이를 곱하는 제 2 곱셈기;

   상기 카운터의 카운팅 비트에 따라 상기 제 2 곱셈기의 출력을 선택적으로 분리하여 출력하는 디멀티플렉서;

   상기 디멀티플렉서의 출력을 인가받아 이를 순차적으로 저장하여 출력하는 레지스터;

   상기 레지스터의 출력 및 이전의 웨이트값을 가산하여 출력하는 매트릭스 덧셈기;

   상기 매트릭스 덧셈기의 출력을 인가받아 이를 지연시켜 출력하는 지연기로 구성됨을 특징으로 하는 디지탈 브이씨알 등화기의 웨이트 업데이트 장치.
2. 제 1 항에 있어서, 제 1 지연기는 카운터로부터 출력되는 카운팅 비트의 최하위 비트에 의해 구동하는 것을 특징으로 하는 디지탈 브이씨알 등화기의 웨이트 업데이트 장치.