KR100257728B1 - 디지털 브이씨알의 등화기 - Google Patents

디지털 브이씨알의 등화기 Download PDF

Info

Publication number
KR100257728B1
KR100257728B1 KR1019970064681A KR19970064681A KR100257728B1 KR 100257728 B1 KR100257728 B1 KR 100257728B1 KR 1019970064681 A KR1019970064681 A KR 1019970064681A KR 19970064681 A KR19970064681 A KR 19970064681A KR 100257728 B1 KR100257728 B1 KR 100257728B1
Authority
KR
South Korea
Prior art keywords
signal
data
output
equalizer
regenerative
Prior art date
Application number
KR1019970064681A
Other languages
English (en)
Other versions
KR19990043641A (ko
Inventor
정명환
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970064681A priority Critical patent/KR100257728B1/ko
Priority to GB9819481A priority patent/GB2331833A/en
Priority to JP26075098A priority patent/JPH11167772A/ja
Publication of KR19990043641A publication Critical patent/KR19990043641A/ko
Application granted granted Critical
Publication of KR100257728B1 publication Critical patent/KR100257728B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/10231—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein an asynchronous, free-running clock is used; Interpolation of sampled signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1267—Address data

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 디지털 브이씨알(Digital VCR)에 있어서, 특히 업데이트된 웨이트 값을 적절히 초기화 시킴으로써 시스템의 신뢰성을 향상시키기 위한 디지털 브이씨알의 등화기에 관한 것이다.
따라서, 본 발명은 마그네틱 채널로부터 재생되는 아날로그 재생신호를 디지털 신호로 변환하는 A/D 변환기; 상기 A/D 변환기로부터 출력되는 재생신호가 시스템 클럭에 동기되지 않는 경우 그 동기되지 않은 위치에 무효 데이터를 보간하여 출력하고, 그 무효 데이터가 보간된 위치에 해당하는 무효 데이터 신호를 발생하는 보간 필터; 상기 보간 필터로부터 출력되는 재생신호를 입력으로 피드 포워드 필터링한 후 이전의 재생 신호와 현재의 재생신호간의 에러를 검출한 다음 이의 검출된 에러로 웨이트를 업데이트시켜 이전 재생신호와 현재의 재생신호를 등화시키는 등화기; 상기 등화기로부터 출력되는 둥화된 재생신호로부터 재생 데이터만을 검출하여 출력하는 데이터 검출기; 상기 등화기에서 검출된 에러를 근거로 데이터 검출기에서 검출된 데이터를 시스템 클럭에 동기시켜 타이밍을 복원하여 보간필터로 출력하는 타이밍 복원부; 상기 보간필터로부터 출력되는 무효 데이터 신호를 인가받아 그 횟수를 카운팅하여 소정횟수이상 발생하면 등화기의 업 데이트 값을 초기화시키는 웨이트 제어부를 포함하여 구성된다.
이로인해 등화기의 불필요한 웨이트의 업 데이트를 방지하게 되어 등화기의 신뢰성을 향상시키고, 또한 오동작을 방지하는 효과가 있다.

Description

디지털 브이씨알의 등화기(EQUALIZER FOR A DIGITAL VCR)
본 발명은 디지털 브이씨알(Digital VCR)의 자기 기록된 신호를 재생하기 위한 등화기에 관한 것으로, 특히 업데이트된 웨이트 값을 적절히 초기화 시킴으로써 시스템의 신뢰성을 향상시키기 위한 디지털 브이씨알의 등화기에 관한 것이다.
컴퓨터, 통신, 방송, 가전 분야 등의 발전에 따라 일반 사용자들에게 제공되는 정보의 질이 점점 고급화되어 가고 있으며, 이러한 정보의 고급화는 멀티미디어화, 시각화, 입체화, 및 독립화로 특징지울 수 있다.
특히, 디지털 매체 이용 기술은 이런 추세의 기반을 이루며 정보화 사회로의 진전에 큰 영향을 미치고 있다.
이와 같은 정보화 시대의 흐름에 따라 파생되는 대용량 데이터의 고속 전송 및 저장의 요구가 급격히 증가하고 있다.
디지털 데이타의 저장은 주로 자기 기록 방식을 사용하여 왔으며, 낮은 가격에 많은 데이타 저장 능력을 제공하므로써 널리 이용되고 있다.
현재 널리 사용되고 있는 자기 기록 장치는 RLL(Run Length Limited) 및 최대치 검출(Peak Detection)을 이용한 아날로그 방식이 사용되어지고 있다.
종래의 PR4 채널의 등화 과정을 도 1 을 참조하여 설명한다.
자기 기록/재생 장치의 입력 부호열은 2비트 지연기(102) 및 MOD2 가산기(101)로 구성된 프리코더(100)를 거친후 기록된다.
즉, 마그네틱 채널(110), 등화기(111), 및 재생 엔코더(112)로 이루어져 재생시 (1-D2)의 특성을 갖는 재생기를 거치기 전에 특성을 맞추기 위해 1/(1-D2) 의 지연 특성을 갖도록 프리 코딩된다.
재생 과정은 (1-D2)의 지연 특성으로 이루어지므로, (1-D)와 (1+D)로 분해가 가능하다.
여기서, (1-D)는 재생계의 마그네틱 채널(110)과 등화기(111)에 의한 미분 특성과 동일하여 대치되고, (1+D)는 1비트 지연기(121) 및 가산기(122)로 구성된 재생 엔코더(112)로 이루어진다.
따라서 재생 과정은 재생 신호가 (1-D)와 (1+D)로 이루어진 (1-D2)에 의한 지연 특성을 갖도록 하며, 정확한 재생을 위해 상기 프리코더(100)에서는 기록 신호가 1/(1-D2)의 지연 특성을 갖도록 프리코딩한다.
프리코딩되어 자기 기록 테이프에 기록된 자기 기록 신호는 마그네틱 채널(110)에 구비된 헤드에 의해 재생되어 회전 트랜스를 거쳐 재생 증폭된후 등화기(111)를 통해 (1-D) 지연 특성을 갖고 상기 재생 엔코더(112)로 입력되어 (1+D) 지연 특성을 갖으므로 재생시 (1-D2)의 지연 특성을 갖게 된다.
(1+D)의 재생 엔코더(112)를 거친 3치 파형(1, 0, -1)은 데이타 검출기(113)에서 2치 파형(1, 0)으로 식별되어 기록 신호의 재생이 가능하도록 한다.
즉, 상기 데이타 검출기(113)에서는 상기 재생 엔코더(112)로 부터 출력되는 3레벨의 재생신호를 2레벨로 생성하게 된다.
다시말해서, 상기 데이타 검출기(113)에서는 상기 재생 엔코더(112)로 부터 출력되는 1레벨의 재생신호를 1레벨로 대응시키고, 0레벨의 재생신호를 0레벨로 대응시키며, -1레벨의 재생신호를 1레벨의 재생신호로 대응시켜 0, 1 레벨의 등화 신호를 생성하게 된다.
이와 같은 PR4 검출 방식에서는 등화 회로에서 강조한 고역 성분을 재생 엔코더(112)인 (1+D) 회로에 의해 억압할 수 있다.
자기 기록/재생 채널에서 재생 신호는 기록 신호의 미분 형태이므로 자기 기록 채널 특성을 결정짓는 계단 응답(h(t))은 다음 수학식 1의 로렌찌안(Lorentzian) 함수로 모델링된다.
Figure 1019970064681_B1_M0001
여기서, PW50은 h(t)의 최대 출력값의 50%에 해당하는 펄스의 폭이며 이값은 기록 밀도에 따라 결정된다.
그러나 종래의 아날로그 방식의 PR4 채널의 자기 기록 및 재생 장치는 시스템 구현이 간단하고 타이밍 복원이 효과적이지만 기록 밀도가 증가함에 따라 ISI(Inter Symbol Interference) 가 심화되어 검출이 어렵게 된다.
즉, 자기 기록 테이프에 자기 기록 신호를 기록하는 기록 밀도가 점차로 높아지게 되어 상술한 PR4 채널의 아날로그 자기 기록 및 재생시 데이타 검출이 어려워지게 된다.
따라서 최근에는 이러한 영향을 줄이기 위해 PRML(Partial Response Maximum Likelihood) 기술이 도입되었다.
상기 PRML 기술은 인위적인 간섭을 발생시켜 전송하므로써 데이타 검출시 손쉽게 간섭을 제거할 수 있도록 하는 것이다.
이러한 PRML 기술을 적용한 디지털 브이씨알의 등화기의 구성 및 동작을 도 2 를 참조하여 설명하면 다음과 같다.
종래의 디지털 브이씨알의 등화기는 도 2 에 도시한 바와 같이 A/D 변환기(150)에서 디지털 신호로 변환된 디지털 재생 신호를 입력으로 웨이트를 업데이트시키는 웨이트 업데이트부(135), 상기 웨이트 업데이트부(135)에서 업데이트된 웨이트를 소정 시간 지연시키고 상기 웨이트 업데이트부(135)로 제공하는 지연기(136), 상기 지연기(136)로 부터 출력되는 웨이트에 따라 상기 A/D 변환기(150)로 부터 출력되는 디지털 재생 신호를 피드포워드 필터링하여 재생 신호를 출력하는 피드포워드 필터(Feedforward Filter)(132), 상기 피드포워드 필터(132)로 부터 출력되는 재생 신호를 입력으로 3레벨 신호를 결정하는 레벨 결정부(133), 및 상기 레벨 결정부(133)에서 레벨이 결정된 3레벨 신호와 상기 피드포워드 필터(132)로 부터 출력되는 다음 클럭의 재생 신호를 비교하여 에러 신호를 검출하고 상기 웨이트 업데이트부(135)에서 웨이트를 업데이트시킬 수 있도록 상기 웨이트 업데이트부(135)로 출력하는 에러 검출부(134)로 구성된다.
한편, 상기 피드 포워드 필터(132)로 부터 출력되는 재생 신호는 타이밍 복원부(140), D/A 변환기(141), 및 VCO(142)로 구성된 타이밍 복원부에 입력되어 타이밍 복원을 위해 사용되며 복원된 클럭은 상기 A/D 변환기(150)로 입력된다.
이와 같이 구성되는 종래의 등화기의 동작을 설명한다.
상기 A/D 변환기(150)에서는 아날로그 재생 신호를 입력으로 받아 정확하게 디지타이징 처리 및 타이밍 복원하여 등화기(130)에 디지털 신호를 공급하게 된다.
이때, 타이밍 복원은 상기 타이밍 복원부(140), D/A 변환기(141), 및 VCO(142)에서 이루어진다.
상기 A/D 변환기(150)에서 타이밍 복원에 의해 디지타이징된 신호를 PR4 특성이 되도록 등화시켜주기 위해 등화기(130)에 입력된다.
상기 A/D 변환기(150)로 부터 출력되는 디지털 재생 신호는 상기 피드포워드 필터(132)에서 피드포워드 필터링된후 출력되는데, 상기 피드포워드 필터(132)로 부터 출력되는 필터 출력 신호(y(t))는 입력되는 디지털 재생 신호(x(t))가 샘플링 시간 간격으로 지연된후 필터 계수가 곱해진 값들의 합으로 다음 수학식 2 와 같이 나타낼 수 있다.
Figure 1019970064681_B1_M0002
위의 수학식 2 는 다음 수학식 3 과 같이 벡터의 내적으로 간략히 표시할 수 있다.
y(t)=XtW = WtX
위의 수학식 3 에서 t는 벡터 또는 행렬의 전치(transpose)이고 N 차원 열 벡터들인 w와 x(t)는 다음의 수학식 4 에 의해 정의된다.
W=[w0,w1,w2,…,wn-1]t
X(t)=[(t),x(t-1),…,x(t-n+1)]t
이러한 등화기(130)의 출력, 즉 피드포워드 필터(132)의 출력(y(t))은 상기 레벨 결정부(133)에서 3레벨 신호(d(t))로 결정되고 상기 에러 검출부(134)로 입력된다.
즉, 상기 수학식에 나타낸 웨이트(w)를 업데이트시켜 결정하기 위해, 상기 피드포워드 필터(132)의 출력(y(t))은 상기 레벨 결정부(133)로 입력된다.
상기 레벨 결정부(133)에서 레벨이 결정된 3 레벨 신호(d(t))는 다음 수학식 5에 나타낸 바와 같이 상기 에러 검출부(134)에서 샘플링 시간 간격에 의해 이후의 샘플링 클럭에 상기 피드포워드 필터(132)의 출력 신호와 그 차가 계산되어 에러 신호(e(t))로 출력된다.
e(t)=d(t)-y(t)
Wnw=Wold+μe(t) X(t)
여기서, wnw는 업데이트된 새로운 웨이트값이고, wold는 이전의 웨이트값이다.
상기 에러 검출부(134)로 부터 출력되는 에러 신호(e(t))는 상기 웨이트 업데이트부(135)에 입력되어 위의 수학식 5에 나타낸 바와 같이 웨이트 업데이트에 이용된다.
즉, 상기 웨이트 업데이트부(135)에서는 상기 A/D 변환기(150)로 부터 출력되는 디지털 재생 신호(x(t))와 상기 지연기(136)로 부터 출력되는 지연된 이전의 웨이트(wold)와 에러 검출부(134)로 부터 출력되는 에러 신호(e(t))에 따라 웨이트를 업데이트시킨후 상기 지연기(136)를 통해 피드포워드 필터(132)로 출력하여 업데이트된 새로운 웨이트(wnw)로 사용할 수 있도록 출력한다.
한편, 상기 등화기(130)에서 등화되어 출력되는 데이타(y(t))는 데이타 검출기인 비터비 검출기에 입력되어 원하는 신호를 효과적으로 탐색할 수 있도록 한다.
한편, 위의 수학식 5 에 나타낸 바와 같이 디지털 재생 신호를 필터링하여 수렴시키기 위해서는 웨이트를 업데이트시켜 새로운 웨이트를 갱신해야 하는데, 상기 스케일링 계수(μ)가 고정되어 있으므로 에러값(e)에 의해서만 웨이트 업데이트가 이루어진다.
그러나 이와같은 등화기는 41.85MHz의 시스템 클럭에 동기하여 동작하게 되지만 그 시스템 클럭 자체가 정확하지 못한 이유로 41.84 +αMHz의 클럭수를 가지고 등화기에 인가된다.
이로인해 시스템이 정확한 동기가 이루어지지 못하여 검출된 에러에 의한 웨이트의 업데이트시 검출된 에러 그 자체가 정확하지 못함으로 인해 불필요한 업데이트가 이루어져 시스템의 신뢰성 저하 및 오동작을 유발하는 문제점이 있었다.
따라서, 상기 문제점을 개선하기 위해 본 발명은 재생 데이터에 시스템 클럭과 동기가 일치하지 않는 경우에 무효 데이터(invalid data)를 보간한 다음 그 데이터 보간의 횟수가 일정횟수 이상일 경우 등화기의 웨이트 값을 초기화시키도록 하여 불필요한 업 데이트를 방지할 수 있도록 하는 디지털 브이씨알의 등화기를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은 도 3 에 도시한 바와같이, 마그네틱 채널로부터 재생되는 아날로그 재생신호를 디지털 신호로 변환하는 A/D 변환기(200); 상기 A/D 변환기(200)로부터 출력되는 재생신호가 시스템 클럭(CLK)에 동기되지 않는 경우 그 동기되지 않은 위치에 무효 데이터(invalid data)를 보간하여 출력하고, 그 무효 데이터가 보간된 위치에 해당하는 무효 데이터 신호(IVD)를 발생하는 보간 필터(300); 상기 보간 필터(300)로부터 출력되는 재생신호를 입력으로 피드 포워드 필터링한 후 이전의 재생 신호와 현재의 재생신호간의 에러를 검출한 다음 이의 검출된 에러로 웨이트를 업데이트시켜 이전 재생신호와 현재의 재생신호를 등화시키는 등화기(400); 상기 등화기(400)로부터 출력되는 둥화된 재생신호로부터 재생 데이터만을 검출하여 출력하는 데이터 검출기(600); 상기 등화기(400)에서 검출된 에러(e)를 근거로 데이터 검출기(600)에서 검출된 데이터를 시스템 클럭(CLK)에 동기시켜 타이밍을 복원하여 보간필터(300)로 출력하는 타이밍 복원부(700); 상기 보간필터(300)로부터 출력되는 무효 데이터 신호(IVD)를 인가받아 그 횟수를 카운팅하여 소정횟수이상 발생하면 등화기(400)의 업 데이트 값을 초기화시키는 웨이트 제어부(500)로 구성됨을 특징으로 한다.
도 1 은 일반적인 자기 기록 및 재생에 사용되는 PR4 채널의 구조도
도 2 는 종래의 DVCR 등화기의 구성도
도 3 은 본 발명에 의한 등화기의 구성도
도 4 는 도 3 의 웨이트 제어부의 세부 구성도
* 도면의 주요 부분에 대한 부호의 설명 *
200 : A/D 변환기 300 : 보간필터
400 : 등화기 500 : 웨이트 제어부
510 : 반전기 520 : 펄스 발생부
530 : 누적 계산부 531 : 가산기
532 : 지연기 540 : 카운터
550 : 비교부 560 : 초기화부
561 : 어드레스 발생부 562 : 롬
600 : 데이터 검출기 700 : 타이밍 복원부
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명 디지털 브이씨알의 등화기는, A/D 변환기(200), 보간필터(300), 등화기(400), 웨이트 제어부(500), 데이터 검출기(600), 타이밍 복원부(700)로 구성된다.
A/D 변환기(200)는 마그네틱 테이프로부터 읽혀진 아날로그 재생신호를 디지털 재생신호로 변환하는 것이다.
보간필터(300)는 디지털 재생신호와 시스템 클럭(CLK)의 동기가 맞지 않는 경우 보간 데이터 즉, 무효 데이터를 삽입한 다음 그 무효 데이터가 보간된 위치에서 무효 데이터 신호를 발생하는 것이다.
등화기(400)는 상기 보간필터(300)로부터 입력되는 디지털 재생 데이터를 이전과 현재 데이터간의 검출된 에러에 의해 웨이트를 업 데이트시켜 등화시키는 것이다.
웨이트 제어부(500)는 보간 필터(300)로부터 출력되는 무효 데이터 신호(IVD)를 입력으로 그 발생횟수를 누적하여 규정횟수이상 발생하는 경우 둥화기(400)의 웨이트를 초기화하는 것으로, 도 4 에 도시한 바와같이 입력되는 무효 데이터 신호(IVD)를 반전시키는 반전기(510); 소정시간마다 1클럭 주기의 클럭을 발생하는 펄스 발생부(520); 상기 반전기(510) 및 펄스 발생부(520)의 출력간의 차이를 구하여 그 차이의 발생횟수를 누적하는 누적 계산부(530); 상기 누적 계산부(530)를 소정시간마다 리세트시키기 위한 카운터(540); 상기 누적 계산부(530)로 부터 출력되는 누적횟수를 기 설정된 규정 횟수(sum_count)와 비교하여 그 결과에 따라 리세트신호(reset)를 발생하는 비교기(550); 상기 비교기(550)로부터 리세트신호(reset)가 발생하면 이를 인가받아 등화기를 초기화시키기 위한 초기화 데이터를 발생하여 출력하는 초기화부(560)로 구성된다.
한편, 상기 누적 계산부(530)는 상기 반전기(510)로부터 출력되는 무효 데이터 신호(IVD)의 반전된 신호와 펄스 발생부(520)의 차이를 구한 다음 지연기(532)로부터 출력되는 그 이전의 차이값을 더하여 누적된 차이 결과값을 출력하는 가산기(531); 상기 가산기(531)의 출력을 소정시간 지연시켜 출력하는 지연기(532)로 구성된다.
또한, 상기 초기화부(560)는 상기 비교부(550)로부터 리세트 신호가 발생되면 이를 인가받아 각 시스템을 지정하는 어드레스를 발생하는 어드레스 발생부(561); 상기 어드레스 발생부(561)의 어드레스를 인가받아 그 어드레스에 해당하는 각 초기화 데이터를 출력하는 롬(562)으로 구성된다.
여기서, 상기 롬(562)에는 등화기를 구성하는 각 시스템에 걸맞는 초기화 데이터가 어드레스별로 각각 기 저장되어 있게된다.
데이터 검출기(600)는 비터비(Viterbi) 알고리즘등에 의해 실제 데이터(DATA)만을 탐색하여 검출하는 것이다.
타이밍 복원부(700)는 상기 등화기(400)로부터 검출된 이전과 현재의 데이터간의 에러(e)를 근거로 현재 데이터 검출기(600)로부터 검출된 데이터를 시스템 클럭(CLK)에 동기시켜 타이밍을 복원하여 보간필터(300)로 출력하는 것이다.
이와같이 구성된 본 발명의 동작을 상세히 설명한다.
상기 A/D 변환기(200)에서는 아날로그 재생 신호를 입력으로 받아 시스템 클럭(CLK)에 동기하여 디지털 재생 신호로 변환한 다음 보간 필터(300)로 출력하게 된다.
이때, 시스템 클럭(CLK)이 정확히 41.85MHz가 아니라 41.85+αMHz의 시스템 클럭이 될 수 있으므로 동기가 정확히 이루어지지 않을 경우가 발생한다.
따라서, 보간 필터(300)는 상기 A/D 변환기(200)로부터 출력되는 디지털 재생 신호가 시스템 클럭(CLK)과의 정확한 동기가 이루어지지 않았을 경우, 타이밍 복원부(700)로부터 출력되는 시스템 클럭(CLK) 단위로 타이밍이 복원된 데이터의 크기만큼 무효 데이터(invalid data)를 보간하여 출력하게 된다.
즉, 디지털 신호로 변환된 데이터와 시스템 클럭(CLK)간의 동기가 이루어지지 않으면, 그 위치에 무효 데이터를 보간하여 등화기(400)로 출력함과 아울러, 그 무효 데이터가 보간된 위치를 나타내는 무효 데이터 신호(IVD)를 웨이트 제어부(500)로 출력하게 된다.
상기 등화기(400)는 무효 데이터가 보간된 상기 보간 필터(300)의 출력 데이터를 인가받아 피드 포워드 필터링을 행한 다음 이 필터링된 신호를 3레벨 신호로 결정하게 된다.
이렇게 3레벨로 결정된 신호와 피드 포워드 필터링된 신호와 그 차가 계산된 에러 신호(e)를 타이밍 복원부(700)로 출력함과 아울러, 이 에러 신호(e)를 근거로 피드 포워드 필터의 현재 웨이트 값을 업 데이트 시키게 된다.
이렇게 새롭게 업 데이트된 데이터는 데이터 검출기(600)로 인가되어, 비터비 알고리즘에 의해 원하는 데이터가 검출되어 출력(DATA)된다.
한편, 상기 타이밍 복원부(700)는 상기 등화기(400)로부터 출력되는 에러 신호(e)와 데이터 검출기(600)로부터 출력되는 검출된 데이터(DATA)를 인가받아 시스템 클럭(CLK)에 의해 타이밍을 복원하여 상기 보간 필터(300)로 출력한다.
웨이트 제어부(500)는 보간 필터(300)로부터 출력되는 무효 데이터 신호(IVD)를 입력으로 그 발생횟수를 누적하여 규정횟수이상 발생하는 경우 둥화기(400)의 웨이트를 초기화시키게 되는데, 이를 도 4를 참조하여 상세히 설명한다.
상기 보간 필터(300)로부터 출력되는 무효 데이터 신호(IVD)가 발생되면 반전기(510)는 이를 입력으로 반전시켜 누적 계산기(530)로 출력하게 되고, 펄스 발생부(520)는 소정시간(41.85MHz에 상응하는 시간)마다 1주기의 클럭을 발생하게 되는데, 이는 상기 반전기(510)에서 출력되는 무효 데이터 신호(IVD)가 41.85MHz에 상응하는 시간동안에 발생하는 횟수를 검출하기 위함이다.
즉, 상기 반전기(510)의 출력 및 펄스 발생부(520)의 출력은 누적 계산기(530)의 가산기(531)로 인가되어 이 두 신호간의 차이가 계산된 다음 그 이전의 비교 결과값과 가산되어 출력 즉, 그동안의 누적된 차이값이 출력되며, 이 값을 지연기(532)에서 입력받아 소정시간동안 지연시켜 다시 상기 가산기(531)로 출력하게 된다.
상기 가산기(511)에서 출력되는 누적결과는 비교부(550)에 인가되어 기 설정된 차이값의 최대 발생횟수(sum_count)와 비교된다.
상기 비교부(550)는 상기 가산기(531)로부터 출력되는 누적된 차이값의 발생횟수와 기 설정된 차이값의 최대 발생횟수(sum_count)가 일치하는 경우 시스템 리세트신호(reset)를 출력하게 된다.
한편, 카운터(540)는 시스템이 구동하는 시점부터 인에이블되어 기 정해진 소정시간마다 리세트 신호를 발생하여 상기 누적 계산부(530)를 리세트시키게 된다.
이는 곧 리세트 구간을 설정하여 그 구간마다 누적 계산부(530)의 누적된 차이값을 리세트시키게 되는 것이다.
그러므로, 상기 카운터(540)에서 설정한 구간동안 발생한 누적된 차이값이 차이값의 최대 발생횟수(sum_count)보다 작으면 이의 누적된 차이값이 웨이트 업 데이트에 큰 영향을 주지 않으므로 이를 허용하고, 초과하면 시스템의 불필요한 업 데이트의 경우를 방지하기 위하여 비교부(550)가 리세트신호(reset)를 발생하게 되는 것이다.
그러므로, 상기 비교부(550)로부터 출력되는 리세트신호(reset)는 초기화부(560)의 어드레스 발생부(561)로 인가되는데, 상기 어드레스 발생부(561)는 리세트신호(reset)를 인가받아 내부에 기 설정된 등화기의 각 시스템을 지정하는 어드레스를 발생하게 된다.
따라서, 이 어드레스 발생부(561)에서 출력되는 어드레스 데이터는 롬(562)에 인가되어 롬(562)이 저장하고 있는 초기화 데이터를 출력하게 된다.
즉, 상기 롬(562)은 등화기를 구성하는 각 시스템이 요구하는 초기화 데이터가 저장되어 있어 상기 어드레스 발생부(561)가 지정하는 초기화 데이터를 시스템의 각 요소로 출력하게 되는 것이다.
따라서, 시스템 즉 등화기를 구성하는 각 요소가 이 초기화 데이터에 의해 초기화됨으로써 불필요한 웨이트가 업데이트된 등화기는 초기화된다.
이상에서 설명한 바와 같이 본 발명에 의한 등화기는 재생 데이터에 시스템 클럭과 동기가 일치하지 않는 경우에 무효 데이터를 보간한 다음 그 데이터 보간의 횟수가 일정횟수 이상일 경우 등화기의 웨이트 값을 초기화시키도록 하여 불필요한 업 데이트를 방지함으로써 등화기의 신뢰성을 향상시키고, 또한 오동작을 방지하는 효과가 있다.

Claims (4)

  1. 마그네틱 채널로부터 재생되는 아날로그 재생신호를 디지털 신호로 변환하는 A/D 변환기;
    상기 A/D 변환기로부터 출력되는 재생신호가 시스템 클럭에 동기되지 않는 경우 그 동기되지 않은 위치에 무효 데이터를 보간하여 출력하고, 그 무효 데이터가 보간된 위치에 해당하는 무효 데이터 신호를 발생하는 보간 필터;
    상기 보간 필터로부터 출력되는 재생신호를 입력으로 피드 포워드 필터링한 후 이전의 재생 신호와 현재의 재생신호간의 에러를 검출한 다음 이의 검출된 에러로 웨이트를 업데이트시켜 이전 재생신호와 현재의 재생신호를 등화시키는 등화기;
    상기 등화기로부터 출력되는 둥화된 재생신호로부터 재생 데이터만을 검출하여 출력하는 데이터 검출기;
    상기 등화기에서 검출된 에러를 근거로 데이터 검출기에서 검출된 데이터를 시스템 클럭에 동기시켜 타이밍을 복원하여 보간필터로 출력하는 타이밍 복원부;
    상기 보간필터로부터 출력되는 무효 데이터 신호를 인가받아 그 횟수를 카운팅하여 소정횟수이상 발생하면 등화기의 업 데이트 값을 초기화시키는 웨이트 제어부를 포함하여 구성됨을 특징으로 하는 디지털 브이씨알의 등화기.
  2. 제 1 항에 있어서, 상기 웨이트 제어부는 입력되는 무효 데이터 신호를 반전시키는 반전기;
    소정시간마다 1클럭 주기의 클럭을 발생하는 펄스 발생부;
    상기 반전기 및 펄스 발생부의 출력간의 차이를 구하여 그 차이의 발생횟수를 누적시키는 누적 계산부;
    상기 누적 계산부를 소정시간마다 리세트시키기 위한 카운터;
    상기 누적 계산부로부터 출력되는 누적횟수를 기 설정된 규정 횟수와 비교하여 그 결과에 따라 리세트신호를 발생하는 비교기;
    상기 비교기로부터 리세트신호가 발생하면 이를 인가받아 등화기를 초기화시키기 위한 초기화 데이터를 발생하여 출력하는 초기화부로 구성됨을 특징으로 하는 디지털 브이씨알의 등화기.
  3. 제 2 항에 있어서, 상기 누적 계산부는 상기 반전기로부터 출력되는 무효 데이터 신호의 반전된 신호와 펄스 발생부의 차이를 구한 다음 지연기로부터 출력되는 그 이전의 차이값을 더하여 누적된 차이 결과값을 출력하는 가산기;
    상기 가산기의 출력을 소정시간 지연시켜 출력하는 지연기로 구성됨을 특징으로 하는 디지털 브이시알의 등화기.
  4. 제 2 항에 있어서, 상기 초기화부는 상기 비교부로부터 리세트 신호가 발생되면 이를 인가받아 각 시스템을 지정하는 어드레스를 발생하는 어드레스 발생부;
    상기 어드레스 발생부의 어드레스를 인가받아 그 어드레스에 해당하는 각 초기화 데이터를 출력하는 롬으로 구성됨을 특징으로 하는 디지털 브이씨알의 등화기.
KR1019970064681A 1997-11-29 1997-11-29 디지털 브이씨알의 등화기 KR100257728B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970064681A KR100257728B1 (ko) 1997-11-29 1997-11-29 디지털 브이씨알의 등화기
GB9819481A GB2331833A (en) 1997-11-29 1998-09-07 Asynchronous data detection apparatus for use in a magnetic playback system
JP26075098A JPH11167772A (ja) 1997-11-29 1998-09-16 非同期データ検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064681A KR100257728B1 (ko) 1997-11-29 1997-11-29 디지털 브이씨알의 등화기

Publications (2)

Publication Number Publication Date
KR19990043641A KR19990043641A (ko) 1999-06-15
KR100257728B1 true KR100257728B1 (ko) 2000-06-01

Family

ID=19526063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064681A KR100257728B1 (ko) 1997-11-29 1997-11-29 디지털 브이씨알의 등화기

Country Status (1)

Country Link
KR (1) KR100257728B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106842248A (zh) * 2016-11-23 2017-06-13 西安电子科技大学昆山创新研究院 一种提高北斗接收机定时定位速度的新方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580166B1 (ko) * 1999-11-04 2006-05-15 삼성전자주식회사 등화기의 필터 계수를 조절하여 재생 성능을 높이는 장치및 방법
KR100646197B1 (ko) * 2005-07-01 2006-11-14 엘지전자 주식회사 라인 이퀄라이저용 시간 지연회로를 포함하는 수신기 회로.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106842248A (zh) * 2016-11-23 2017-06-13 西安电子科技大学昆山创新研究院 一种提高北斗接收机定时定位速度的新方法

Also Published As

Publication number Publication date
KR19990043641A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100244767B1 (ko) 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치
EP0585095A2 (en) Signal processing system having intersymbol-interference cancelling means and method of same
JP4237847B2 (ja) デジタルデータ検出システム
US6980385B2 (en) Apparatus for information recording and reproducing
US6393084B2 (en) Clock recovery circuit
JP4480584B2 (ja) 適応等化回路及び適応等化方法
KR100257728B1 (ko) 디지털 브이씨알의 등화기
KR100257730B1 (ko) 디지탈 브이씨알의 적응 등화기
KR100257729B1 (ko) 디지탈 브이씨알의 등화 장치
KR100245340B1 (ko) 디지털 브이씨알의 등화기
KR100288484B1 (ko) 디지털 브이씨알의 등화기
KR20000004654A (ko) 디지털 브이씨알의 등화기
KR19990043646A (ko) 디지탈 브이씨알의 데이터 복원 장치
JPH1027433A (ja) ディジタル信号の復号装置
KR20000004668A (ko) 디지털 브이씨알 등화기의 웨이트 업데이트 장치
KR20000004667A (ko) 디지털 브이씨알 등화기의 리세트 장치
KR20000000984A (ko) 디지털 브이씨알 등화기의 웨이트 업데이트 장치
JP3498333B2 (ja) データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置
KR100288478B1 (ko) 디지털 브이씨알 등화기
KR19990043643A (ko) 디지탈 브이씨알의 등화기
KR20000004673A (ko) 디지털 브이씨알의 등화기
JP4433437B2 (ja) 再生装置
KR100253735B1 (ko) 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기
JP3689919B2 (ja) 信号再生装置
JP3772602B2 (ja) ディジタル信号再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee