KR20000004668A - 디지털 브이씨알 등화기의 웨이트 업데이트 장치 - Google Patents

디지털 브이씨알 등화기의 웨이트 업데이트 장치 Download PDF

Info

Publication number
KR20000004668A
KR20000004668A KR1019980026159A KR19980026159A KR20000004668A KR 20000004668 A KR20000004668 A KR 20000004668A KR 1019980026159 A KR1019980026159 A KR 1019980026159A KR 19980026159 A KR19980026159 A KR 19980026159A KR 20000004668 A KR20000004668 A KR 20000004668A
Authority
KR
South Korea
Prior art keywords
output
signal
matrix
equalizer
synchronization signal
Prior art date
Application number
KR1019980026159A
Other languages
English (en)
Inventor
정명환
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980026159A priority Critical patent/KR20000004668A/ko
Publication of KR20000004668A publication Critical patent/KR20000004668A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 디지털 브이씨알의 등화기에 관한 것으로, 헤드 스위치 펄스로부터 검출된 동기신호와 시스템의 동기신호가 일치하지 않는 경우에 등화기의 웨이트 업데이트를 중지시키고, 동기신호가 일치하는 구간에서만 웨이트 업데이트를 수행하여 등화기의 성능을 향상시키도록 하는 디지털 브이씨알 등화기의 웨이트 업데이트 장치를 제공하는데 그 목적이 있다.
이와같은 목적은, 입력되는 디지털 재생신호와 에러값을 인가받아 매트릭스 곱을 행하는 제 1 매트릭스 곱셈기; 상기 제 1 매트릭스 곱셈기의 출력 및 업데이트 제어부의 출력을 인가받아 이를 곱하여 출력하는 제 2 매트릭스 곱셈기; 상기 제 2 매트릭스 곱셈기의 출력 및 이전의 웨이트값을 가산하여 출력하는 매트릭스 덧셈기; 상기 매트릭스 덧셈기의 출력을 인가받아 이를 지연시켜 출력하는 지연기; 헤드 스위칭 펄스에 의해 검출된 동기신호와 2레벨로 결정된 재생 신호간의 동기 여부를 판단하여 동기가 일치하는 경우에만 상기 제 2 매트릭스 곱셈기의 업데이트가 이루어 질 수 있도록 하는 업데이트 제어부로 구성됨으로써 달성된다.

Description

디지털 브이씨알 등화기의 웨이트 업데이트 장치(WEIGHT UPDATE APPARATUS FOR EQUALIZER OF DIGITAL VCR)
본 발명은 디지털 브이씨알(Digital VCR)의 자기 기록된 신호를 재생하기 위한 등화기에 관한 것으로, 특히 비정상적인 동기신호가 검출되는 경우에는 웨이트 업데이트를 중지시키고, 정상적인 동기신호가 검출되는 경우에는 업데이트를 지속시킴으로써 안정적인 등화가 이루어질 수 있도록 하는 디지털 브이씨알 등화기의 웨이트 업데이트 장치에 관한 것이다.
컴퓨터, 통신, 방송, 가전 분야등의 발전에 따라 일반 사용자들에게 제공되는 정보의 질이 점점 고급화되어 가고 있으며, 이러한 정보의 고급화는 멀티미디어화, 시각화, 입체화, 및 독립화로 특징 지울 수 있다.
특히, 디지털 매체 이용 기술은 이런 추세에 기반을 이루며, 정보화 사회로의 지전에 큰 영향을 미치고 있다.
이와같은 정보화 시대의 흐름에 따라 파생되는 대용량 데이터의 고속 전송 및 저장의 요구가 급격히 증가하고 있다.
디지털 데이터의 저장은 주로 자기 기록 방식을 사용하여 왔으며, 낮은 가격에 많은 데이터 저장 능력을 제공하므로써 얼리 이용되고 있다.
현재 얼리 사용되고 있는 자기 기록 장치는 RLL(Run Length Limited) 및 최대치 검출(peak detection)을 이용한 아날로그 방식이 사용되어지고 있다.
종래의 PR4 채널의 등화 과정을 도 1을 참조하여 설명한다.
자기 기록/재생 장치의 입력 부호열은 2비트 지연기(102) 및 MOD2 가산기(101)로 구성된 프리코더(100)를 거친 후 기록된다. 즉 마그네틱 채널(110), 등화기(111), 및 재생 엔코더(112)로 이루어져 재생시 (1-D2)의 특성을 갖는 재생기를 거치기 전에 특성을 맞추기 위해 1/(1-D2)의 지연 특성을 갖도록 프리 코딩된다.
재생 과정은 (1-D2)의 지연 특성으로 이루어지므로, (1-D)와 (1+D)로 분해가 가능하다. 여기서 (1-D)는 재생계의 마그네틱 채널(110)과 등화기(111)에 의한 미분 특성과 동일하여 대치되고, (1+D)는 1비트 지연기(121) 및 가산기(122)로 구성된 재생 엔코더(112)로 이루어 진다.
따라서 재생과정은 재생 신호가 (1-D)와 (1+D)신호로 이루어진 (1-D2)에 의한 지연 특성을 갖도록 하며, 정확한 재생을 위해 상기 프리코더(100)에서는 기록 신호가 1/(1-D2)의 지연 특서을 갖도록 프리코딩한다.
프리코딩되어 자기 기록 테이프에 기록된 자기 기록 신호는 마그네틱 채널(110)에 구비된 헤드에 의해 재생되어 회전 트랜스를 거쳐 재생 증폭된 후 등화기(111)를 통해 (1-D) 지연 특성을 갖고 상기 재생 앤코더(112)로 입력되어 (1+D) 지연 특성을 가지므로 재생시 (1-D2)의 지연특성을 갖게된다.
(1+D)의 재생 엔코더(112)를 거친 3치 파형(1,0,-1)은 데이터 검출기(113)에서 2치 파형(1,0)으로 식별되어 기록 신호의 재생이 가능하도록 한다.
즉, 상기 데이터 검출기(113)에서는 상기 재생 엔코더(112)로부터 출력되는 3레벨의 재생신호를 2레벨로 생성하게 된다.
다시 말해서, 상기 데이터 검출기(113)에서는 상기 재생 엔코더(112)로부터 출력되는 1레벨의 재생신호를 1레벨로 대응시키고, 0레벨의 재생신호를 0레벨로 대응시키며, -1레벨의 재생신호를 1레벨의 재생신호로 대응시켜 0,1레벨의 등화신호를 생성하게 된다.
이와같은 PR4 검출 방식에서는 등화회로에서 강조한 고역성분을 재생 엔코더(112)인 (1+D) 회로에 의해 억압할 수 있다.
자기 기록/재생 체널에서 재생신호는 자기 기록의 미분 형태이므로 자기 기록채널 특성을 결정짓는 계단응답(h(t))은 다음 수학식 1의 로렌찌안(Lorentzian)함수로 모델링된다.
여기서, PW50은 h(t)의 최대 출력값이 50%에 해당하는 펄스의 폭이며 이값은 기록 밀도에 따라 결정된다.
그러나 종래의 아날로그 방식의 PR4 채널의 자기 기록 및 재생 장치는 시스템 구현이 간단하고 타이밍 복원이 효과적이지만 기록 밀도가 중가함에 따라 ISI(Inter Symbol Interference)가 심화되어 검출이 어렵게 된다.
즉, 자기 기록 테이프에 자기 기록 신호를 기록하는 기록 밀도가 점차로 높아지게 되어 상술한 PR4 채널의 아날로그 자기 기록 및 재생시 데이터 검출이 어려워지게 된다.
따라서, 최근에는 이러한 영향을 줄이기 위해 PRLM(Partial Response Maximum Likelihood)기술이 도입되었다.
상기 PRLM 기술은 인위적인 간섭을 발생시켜 전송하므로써 데이터 검출시 손쉽게 간섭을 제거할 수 있도록 하는 것이다.
이러한 PRLM 기술을 적용한 디지털 브이씨알의 등화기의 구성 및 동작을 도 2를 참조하여 설명하면 다음과 같다.
종래의 디지털 브이씨알의 등화기는 도 2 에 도시한 바와같이 A/D 변환기(150)에서 디지털 신호로 변환된 디지털 재생신호를 입력으로 웨이트를 업데이트시키는 웨이트 업데이트부(135), 상기 웨이트 업데이트부(135)에서 업데이트된 웨이트를 소정 시간 지연시키고, 상기 웨이트 업데이트부(135)로 제공하는 지연기(136), 상기 기연기(135)로부터 출력되는 웨이트에 따라 상기 A/D 뱐환기(150)로부터 출력되는 디지털 재생신호를 피드 포워드 필터링하여 재생 신호를 출력하는 피드 포워드 필터(Feedforward Filter)(132), 상기 피드 포워드 필터(132)로부터 출력되는 재생신호를 입력으로 3레벨 신호를 결정하는 레벨 결정부(133), 및 상기 레벨 결정부(133)에서 레벨이 결정된 3레벨 신호와 상기 피드 포워드 필터(132)로부터 출력되는 다음 클럭의 재생 신호를 비교하여 에러 신호를 검출하고, 상기 웨이트 업데이트부(135)에서 웨이트를 업데이트시킬 수 있도록 상기 웨이트 업데이트부(135)로 출력하는 에러 검출부(134)로 구성된다.
한편, 상기 피드 포워드 필터(132)로부터 출력되는 재생 신호는 타이밍 복원부(140), D/A 변환기(141), 및 VCO(142)로 구성된 타이밍 복원부에 입력되어 타이밍 복원을 위해 사용되며, 복원된 클럭은 상기 A/D 변환기(150)로 입력된다.
이와같이 구성되는 종래의 등화기의 동작을 설명한다.
상기 A/D 변환기(150)에서는 아날로그 재생 신호를 입력으로 받아 정확하게 디지타이징 처리 및 타이밍 복원하여 등화기(130)에 디지털 신호를 공급하게 된다.
이때, 타이밍 복원은 상기 타이밍 복원부(140), D/A 변환기(141), 및 VCO(142)에서 이루어 진다.
상기 A/D 변환기(150)에서 타이밍 복원에 의해 디지타이징된 신호를 PR4 특성이 되도록 등화시켜 두기 위해 등화기(130)에 입력된다.
상기 A/D 변환기(150)로부터 출력되는 디지털 재생 신호는 상기 피드포워드 필터(132)에서 피드포워드 필터링된후 출력되는데, 상기 피드포워드 필터(132)로부터 출력되는 필터 출력 신호(y(k))는 입력되는 디지털 재생 신호(x(k))가 샘플링 시간 간격으로 지연된후 필터 계수가 곱해진 값들의 합으로 다음 수학식 2 와 같이 나타낼 수 있다.
위의 수학식 2 는 다음 수학식 3 과 같이 벡터의 내적으로 간략히 표시할 수 있다.
y(k)=XtW=WtX
위의 수학식 3에서 t는 벡터 또는 행렬 전치(transpose)이고, N 차원 열벡터들인 W와 x(k)는 다음 수학식 4 에 의해 정의된다.
W=[w0,w1,w2,w3,⃛wn-1]t
X(k)=[(k),x(k-1),⃛,x(k-N+1)]t
이러한 등화기(130)의 출력, 즉 피드포워드 필터(132)의 출력(y(k))은 상기 레벨 결정부(133)에서 3레벨 신호(d(k))로 결정되고 상기 에러 검출부(134)로 입력된다.
즉 상기 수학식에 나타낸 웨이트(w)를 업데이트시켜 결정하기 위해, 상기 피드포워드 필터(1320의 출력(y(t))은 상기 레벨 결정부(133)로 입력된다.
상기 레벨 결정부(133)에서 레벨이 결정된 3 레벨 신호(d(k))는 다음 수학식5에 나타낸 바와 같이 상기 에러 검출부(134)에서 샘플링 시간 간격에 의해 이후의 샘플링 클럭에 상기 피드포워드 필터(132)의 출력 신호와 그 차가 계산되어 에러신호(e(k))로 출력된다.
여기서, Wnw는 업데이트된 새로운 웨이트값이고, Wold는 이전의 웨이트 값이다.
상기 에러 검출부(134)로부터 출력되는 에러 신호(e(k))는 상기 웨이트 업데이트부(135)에 입력되어 위의 수학식5에 나타낸 바와 같이 웨이트 업데이트에 이용된다.
즉, 상기 웨이트 업데이트부(135)에서는 상기 A/D 변환기(150)로부터 출력되는 디지탈 재생 신호(x(k))와 상기 지연부(136)로부터 출력되어 지연된 이전의 웨이트(Wold)와 에러 검출부(134)로부터 출력되는 에러 신호(e(k))에 따라 웨이트를 업데이트 시킨후 상기 지연기(136)를 통해 피드포워드 필터(132)로 출력하여 업데이트된 새로운 웨이트(Wnw)로 사용할 수 있도록 출력한다.
상기 등화기(130)에서 등화되어 출력되는 데이터(y(k))는 데이터 검출기인 비터비 검출기에 입력되어 원하는 신호를 효과적으로 탐색할 수 있도록 한다.
한편, 위의 수학식 5에 나타낸 바와 같이 디지털 재생 신호를 필터링하여 수렴시키기 위해서는 웨이트를 업데이트시켜 새로운 웨이트를 갱신해야 하는데, 상기 스케일링 계수(μ)가 고정되어 있으므로 에러값(e)에 의해서만 웨이트 업데이트가 이루어진다.
이러한 종래의 웨이트 업데이트부를 도 3을 참조하여 상세히 설명한다.
상기 웨이트 업데이트부(135)는 입력되는 디지털 재생신호(x(k))와 스케일링 계수(μ)을 인가받아 매트릭스 곱을 행하는 제 1 매트릭스 곱셈기(200); 상기 제 1 매트릭스 곱셈기(200)의 출력 및 에러값(e(k))을 인가 받아 이를 곱하여 출력하는 제 2 매트릭스 곱셈기(210); 상기 제 2 매트릭스 곱셈기(210)의 출력 및 이전의 웨이트값(Wold)을 가산하여 출력하는 매트릭스 덧셈기(220); 상기 매트릭스 덧셈기(220)의 출력을 인가받아 이를 지연시켜 출력(Wold)하는 지연기(230)로 구성된다.
먼저, 제 1 매트릭스 곱셈기(200)는 A/D 변환기(150)로부터 재생 신호(x(k))와 스케일링 계수(μ)를 인가 받아 곱셈을 행하여 출력하게 된다.
상기 제 1 매트릭스 곱셈기(200)의 출력은 제 2 매트릭스 곱셈기(210)로 인가되어 에러 검출부(134)에 의해 검출된 에러값(e(k))과 또다시 곱셈이 행해져 그 결과가 매트릭스 덧셈기(220)로 제공된다.
그러므로, 상기 매트릭스 덧셈기(220)는 상기 제 2 매트릭스 곱셈기(210)의 출력 및 지연기(230)로부터 출력되어 이전의 웨이트값(Wold)을 인가 받아 더하여 출력하게 된다.
따라서, 지연기(230)는 이를 인가받아 한 클럭 지연시켜 피드 포워드 필터(132)와 매트릭스 덧셈기(220)에 제공한다.
타이밍 복원부(140)는 수신 신호 즉 등화기(130) 출력의 동기화를 위해 타이밍을 회복하는 것으로, 수신 신호는 |f|=R/2로 대역 제한이 되며, 저역 수신신호는 다음 수학식 6과 같이 표현된다.
여기서, n(t)는 백색 가우시안 잡음이며, h(t)는 체널 임펄스 응담이며, 저역 수신 신호가 상기 수학식 6과 같을 때 샘플링 위상(τ)에 대한 등화기(130)의 출력은 다음 수학식 7과 같이 표현된다.
상기 수학식 7에서 Wi는 등화기 계수이다.
그리고 샘플링 위상 τ에 대한 수학식7에 미분하고, 근사화한 오차식은 다음과 같다.
상기 수학식 8은 수학식 9로 근사화되며, 수학식 9의 결과를 루프 필터를 통과시키므로써 클럭의 위상을 조절하는데 이용한다.
zk=-Λk=ek(yk+1-yk-1)
상기 수학식 9에서 ek 는 등화기 출력 오차를 의미하며, yk 는 등화기(130)의 출력이다.
타이밍 오차 신호 zk 는 PLL 의 2차 로프 필터의 입력으로 사용되면, 다음 수학식 10에 의해 타이밍 위치를 제공하는데 이용된다.
Δk+1=Δk+βzk
Τk+1=Τk+αzk+Δk+1
여기서 α와 β는 루프 필터 이득이다.
그런데, 이와같은 등화기의 경우 웨이트의 업데이트를 하는 도중 갑작스런 노이즈 성분에 의하여 검출된 에러가 급속히 커지는 경우에도 계속적으로 웨이트를 업데이트함으로써 좋지 않은 방향으로 업데이트가 이루어져 등화기의 성능 저하를 가져오는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 개선하기 위해, 헤드 스위치 펄스로부터 검출된 동기신호와 시스템의 동기신호가 일치하지 않는 경우에 등화기의 웨이트 업데이트를 중지시키고, 동기신호가 일치하는 구간에서만 웨이트 업데이트를 수행하여 등화기의 성능을 향상시키도록 하는 디지털 브이씨알 등화기의 웨이트 업데이트 장치를 제공하는데 그 목적이 있다.
도 1 은 일반적인 자기 기록 및 재생에 사용되는 PR4 채널의 구조도
도 2 는 종래의 DVCR 등화기의 구성도
도 3 은 종래 DVCR의 웨이트 업데이트 장치를 나타낸 블록도
도 4 는 본 발명의 웨이트 업데이트 장치의 세부 구성도
도 5 는 도 4 의 동작을 설명하기 위한 도
* 도면의 주요 부분에 대한 부호의 설명 *
300,310 : 매트릭스 곱셈기 320 : 매트릭스 덧셈기
330 : 지연기 400 : 업데이트 제어부
410 : 동기신호 검출부 411 : 병렬변환부
412 : 비교기 420 : 펄스 발생부
430 : 앤드 게이트 440 : 업데이트 결정부
441 : 이상펄스 검출부 442 : 멀티플렉서
상기 목적을 달성하기 위한 본 발명 디지털 브이씨알 등화기의 웨이트 업데이트 장치는 도 4 에 도시한 바와같이, 입력되는 디지털 재생신호(x(k))와 에러값(e(k))을 인가받아 매트릭스 곱을 행하는 제 1 매트릭스 곱셈기(300); 상기 제 1 매트릭스 곱셈기(300)의 출력 및 업데이트 제어부(400)의 출력을 인가받아 이를 곱하여 출력하는 제 2 매트릭스 곱셈기(310); 상기 제 2 매트릭스 곱셈기(310)의 출력 및 이전의 웨이트값(wold)을 가산하여 출력하는 매트릭스 덧셈기(320); 상기 매트릭스 덧셈기(320)의 출력을 인가받아 이를 지연시켜 출력(wold)하는 지연기(330); 헤드 스위칭 펄스(HSP)에 의해 검출된 동기신호와 2레벨로 결정된 재생 신호(2LD)간의 동기 여부를 판단하여 동기가 일치하는 경우에만 상기 제 2 매트릭스 곱셈기(310)의 업데이트가 이루어 질 수 있도록 하는 업데이트 제어부(400)로 구성됨을 특징으로 한다.
한편, 상기 업데이트 제어부(400)는 2레벨 신호(2LD)로 결정된 등화기의 출력을 인가받아 시스템 동기신호(sync)와의 일치여부를 검출하는 동기신호 검출부(410); 서보로부터 발생한 헤드 스위칭 펄스(HSP)를 인가받아 각 구간에서의 동기신호를 검출하는 펄스 발생부(420); 상기 동기신호 검출부(410) 및 펄스 발생부(420)의 출력을 인가받아 이를 앤드 연산하는 앤드 게이트(430); 상기 펄스 발생부(420)의 출력 및 앤드 게이트(430)의 출력에 따라 스케일링 계수(μ)의 제공여부를 결정하는 업데이트 결정부(440)로 구성된다.
상기 동기신호 검출부(410)는 등화기의 출력이 2레벨로 결정된 재생신호(2LD)를 인가받아 병렬의 재생신호로 변환하는 병렬 변환부(411); 병렬 변환부(411)로부터 출력되는 병렬의 재생신호와 시스템 동기신호(sync)를 비교하여 그 비교결과를 출력하는 비교기(412)로 구성된다
상기 업데이트 결정부(440)는 펄스 발생부(420)의 출력 및 앤드 게이트(430)의 출력을 인가받아 비정상적인 펄스가 발생된 구간을 검출하는 이상펄스 검출부(440); 상기 이상펄스 검출부(440)의 검출 결과에 따라 '0' 또는 스케일링 계수(μ)를 선택적으로 출력하는 멀티플렉서(442)로 구성된다.
이와 같이 구성되는 본 발명에 의한 디지탈 브이씨알 등화기의 웨이트 업데이트 장치의 동작을 첨부한 도 4 와 도 5를 참조하여 설명한다.
먼저, 제 1 매트릭스 곱셈기(300)는 A/D 변환기로부터 출력되는 재생 신호(x(k))와 에러값(e(k))을 인가받아 곱셈을 행하여 출력하게 된다.
상기 제 1 매트릭스 곱셈기(300)의 출력은 제 2 매트릭스 곱셈기(310)로 인가되어 업데이트 제어부(400)의 출력과 또다시 곱셈이 행해져 그 결과가 매트릭스 덧셈기(320)로 제공되는데, 상기 업데이트 제어부(400)의 동작을 상세히 설명한다.
먼저, 동기신호 검출부(410)의 병렬 변환부(411)는 데이터 검출기에 의해 등화기의 출력이 2레벨 즉, '1'과 '0'의 신호로 결정된 재생신호(2LD)를 인가받아 병렬의 신호로 변환하게 되는데, 상기 2레벨로 결정된 재생신호(2LD)는 직렬의 신호이므로 시스템의 동기신호(sync)와 비교를 수월하게 하기 위해서는 병렬의 신호로 변환하는 것이 바람직하다.
따라서, 상기 병렬 변환부(411)에 의해 병렬의 신호로 변환된 2레벨 결정된 신호는 비교기(412)에 입력되어 시스템 동기신호(sync)와 비교된다.
예를들어 도 5C에 도시한 바와같이 동기신호(sync)와 2레벨 결정된 신호가 일치하면 '1'을 출력하고, 그렇지 않으면 '0'을 출력하게 된다.
한편, 펄스 발생부(420)는 도 5A에 도시한 바와같은 드럼의 서보로부터 발생한 헤드 스위칭 펄스(HSP)를 인가받아 고전위 및 저전위 구간의 각 구간에서 현재 드럼으로부터 발생한 동기신호의 펄스를 검출하여 출력하게 되는데, 도 5B에 도시한 바와같이 드럼 서보의 회전수의 변화등의 외적인 변화에 의하여 비정상적인 펄스('V'자 표시 펄스)가 발생할 수 있게된다.
앤드 게이트(430)는 상기 동기신호 검출부(410)의 출력 및 펄스 발생부(420)의 출력을 인가받아 이를 앤드 연산함으로써 도 5D에 도시한 바와같은 연산된 결과가 출력된다.
상기 앤드 게이트(430)의 출력 및 펄스 발생부(420)의 출력은 업데이트 결정부(440)의 이상 펄스 검출부(441)로 인가되어 도 5D에 도시한 바와같이 비정상적인 동기신호의 펄스가 발생한 시점부터 정상적인 동기신호의 펄스가 발생한 시점까지의 구간을 검출하게 된다.
즉, 정상적인 동기신호의 펄스 구간은 고전위 구간으로, 비정상적인 동기신호의 펄스 구간은 저전위 구간으로 하는 신호를 출력하게 되는 것이다.
상기 이상 펄스 검출부(441)의 출력은 멀티플렉서(442)로 인가되어, 상기 멀티플렉서(442)로 입력되는 '0'의 값과 스케일 계수(μ)값이 선택되어 지는데, 만일 이상 펄스 검출부(441)의 출력이 고전위 구간이면, 스케일링 계수(μ)를 선택하여 제 2 매트릭스 곱셈기(310)에 제공하고, 반면에 저전위 구간이면 비정상적인 펄스가 발생한 경우이므로 '0'의 값을 선택한다.
따라서, 상기 멀티플렉서(442)로부터 출력되는 스케일링 계수(μ) 또는 '0'의 값은 제 2 매트릭스 곱셈기(310)에 인가되어 제 1 매트릭스 곱셈기(300)의 출력과 곱해지게 되는데, 만일 멀티플랙서(343)의 출력이 스케일링 계수(μ)라면 웨이트 업데이트가 계속 이루어지고, '0'의 값이 출력된다면 웨이트의 업데이트는 중지되는 것이다.
그러므로, 매트릭스 덧셈기(320)는 상기 제 2 매트릭스 곱셈기(310)의 출력 및 지연기(330)로부터 출력되는 이전의 웨이트값(wold)을 인가받아 더하여 출력하게 된다.
따라서, 지연기(230)는 이를 인가받아 한 클럭 지연시켜 피드 포워드 필터와 매트릭스 덧셈기(320)에 제공한다.
이상에서 설명한 바와 같이 본 발명에 의한 디지털 브이씨알의 등화기의 웨이트 업데이트 장치는, 헤드 스위치 펄스로부터 검출된 동기신호와 시스템의 동기신호가 일치하지 않는 경우에 등화기의 웨이트 업데이트를 중지시키고, 동기신호가 일치하는 구간에서만 웨이트 업데이트를 수행하도록 하여 등화기의 신뢰성을 향상시키고, 또한 오동작을 방지하는 효과가 있다.

Claims (3)

  1. 입력되는 디지털 재생신호와 에러값을 인가받아 매트릭스 곱을 행하는 제 1 매트릭스 곱셈기;
    상기 제 1 매트릭스 곱셈기의 출력 및 업데이트 제어부의 출력을 인가받아 이를 곱하여 출력하는 제 2 매트릭스 곱셈기;
    상기 제 2 매트릭스 곱셈기의 출력 및 이전의 웨이트값을 가산하여 출력하는 매트릭스 덧셈기;
    상기 매트릭스 덧셈기의 출력을 인가받아 이를 지연시켜 출력하는 지연기;
    헤드 스위칭 펄스에 의해 검출된 동기신호와 2레벨로 결정된 재생 신호간의 동기 여부를 판단하여 동기가 일치하는 경우에만 상기 제 2 매트릭스 곱셈기의 업데이트가 이루어 질 수 있도록 하는 업데이트 제어부로 구성된 것을 특징으로 하는 디지탈 브이씨알 등화기의 웨이트 업데이트 장치.
  2. 제 1 항에 있어서, 상기 업데이트 제어부는
    2레벨 신호로 결정된 등화기의 출력을 인가받아 시스템 동기신호와의 일치여부를 검출하는 동기신호 검출부;
    서보로부터 발생한 헤드 스위칭 펄스를 인가받아 각 구간에서의 동기신호를 검출하는 펄스 발생부;
    상기 동기신호 검출부 및 펄스 발생부의 출력을 인가받아 이를 앤드 연산하는 앤드 게이트;
    상기 펄스 발생부의 출력 및 앤드 게이트의 출력에 따라 스케일링 계수의 제공여부를 결정하는 업데이트 결정부로 구성된 것을 특징으로 하는 디지탈 브이씨알 등화기의 웨이트 업데이트 장치.
  3. 제 2 항에 있어서, 상기 동기신호 검출부는
    등화기의 출력이 2레벨로 결정된 재생신호를 인가받아 병렬의 재생신호로 변환하는 병렬 변환부;
    병렬 변환부로부터 출력되는 병렬의 재생신호와 시스템 동기신호를 비교하여 그 비교결과를 출력하는 비교기로 구성되고,
    상기 업데이트 결정부는
    펄스 발생부의 출력 및 앤드 게이트의 출력을 인가받아 비정상적인 펄스가 발생된 구간을 검출하는 이상펄스 검출부;
    상기 이상펄스 검출부의 검출 결과에 따라 '0' 또는 스케일링 계수를 선택적으로 출력하는 멀티플렉서로 구성된 것을 특징으로 하는 디지탈 브이씨알 등화기의 웨이트 업데이트 장치.
KR1019980026159A 1998-06-30 1998-06-30 디지털 브이씨알 등화기의 웨이트 업데이트 장치 KR20000004668A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026159A KR20000004668A (ko) 1998-06-30 1998-06-30 디지털 브이씨알 등화기의 웨이트 업데이트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026159A KR20000004668A (ko) 1998-06-30 1998-06-30 디지털 브이씨알 등화기의 웨이트 업데이트 장치

Publications (1)

Publication Number Publication Date
KR20000004668A true KR20000004668A (ko) 2000-01-25

Family

ID=19542498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026159A KR20000004668A (ko) 1998-06-30 1998-06-30 디지털 브이씨알 등화기의 웨이트 업데이트 장치

Country Status (1)

Country Link
KR (1) KR20000004668A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813074B1 (ko) * 2001-10-25 2008-03-14 엘지전자 주식회사 광 기록매체 등화 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813074B1 (ko) * 2001-10-25 2008-03-14 엘지전자 주식회사 광 기록매체 등화 장치

Similar Documents

Publication Publication Date Title
US5265125A (en) Signal detection apparatus for detecting digital information from PCM signal
US5166955A (en) Signal detection apparatus for detecting digital information from a PCM signal
JP3366389B2 (ja) 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置
JP4237847B2 (ja) デジタルデータ検出システム
JP3428376B2 (ja) 自動等化システム
EP0538867B1 (en) Decision-directed digital phase locked loop
KR20000004668A (ko) 디지털 브이씨알 등화기의 웨이트 업데이트 장치
KR100257728B1 (ko) 디지털 브이씨알의 등화기
KR20000004654A (ko) 디지털 브이씨알의 등화기
KR100257730B1 (ko) 디지탈 브이씨알의 적응 등화기
KR20000000984A (ko) 디지털 브이씨알 등화기의 웨이트 업데이트 장치
JP2000076805A (ja) 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路
KR100288478B1 (ko) 디지털 브이씨알 등화기
KR20000004673A (ko) 디지털 브이씨알의 등화기
US5548284A (en) Information recording and/or reproduction apparatus
KR100257729B1 (ko) 디지탈 브이씨알의 등화 장치
KR20000004677A (ko) 디지털 브이씨알 등화기의 웨이트 업데이트 장치
KR100245340B1 (ko) 디지털 브이씨알의 등화기
KR19990043646A (ko) 디지탈 브이씨알의 데이터 복원 장치
JP3772602B2 (ja) ディジタル信号再生装置
KR100288484B1 (ko) 디지털 브이씨알의 등화기
KR19990043643A (ko) 디지탈 브이씨알의 등화기
KR20000004667A (ko) 디지털 브이씨알 등화기의 리세트 장치
JP3689919B2 (ja) 信号再生装置
JP3591295B2 (ja) 再生クロック抽出装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee