JPS60124113A - 波形等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本）Ｉ６　明は、テレビジョンイｄＦｉ′に多重して伝
送すれる文字多重放送、テレビジョン、ファクシミリ等
のディジタル情報信号受信機に用いる聞易波形等化装置
に関するものである。

従来例の構成とその問題点 近来、テレビジョン信号の垂直帰線期間にディジタル信
号を多重して、文字多重放送や、テレビジョン、ファク
シミリ１等のサービスが行なわれようとしている。しか
し、小型サテライト局などによるテレビジョン信号の再
送４６１テレビジョン受像機の中間周波フィルタ等によ
る振幅周波数特性の劣化や群遅延歪などにより、ディジ
タル信号を受信した時の誤り率が大きくなる。一方、建
造物によるゴーストも波形歪の原因となり、データ誤り
に大きな影響を及ぼす。そこで、これらの波形歪を除去
する波形等化装置の尋人が検討されている。

以下、図面を参照しながら従来の波形等化器について説
明する。第１図は従来の集中定数素子を用いた波形等化
器のブロック図を示し、（１１Ｌ２）　（３）（４）は
集中定数素子で構成された波形等化フィルタＡ〜Ｄで、
フィルタを構成する素子の定数は受信チャネル毎に固定
されている。よって受信チャネル毎に切換えスイッチ（
５）を切換えて波形等化を行なう。しかし、上記のイｂ
成では、ｌチャ・ネルに付き、１つのフィルタが必要と
なり、多チャネルに対して多（のフィルタを必要とし、
またスイッチ切換えの為に自動化に対して不利である。

第２図は、従来のトランスパーサルフィルタを用いた波
形等化器のブロック図を示し、ｃｕｔｏｕｕａは遅延素
子、ａａ　ｕ４１ａｓαＱは乗算器、Ｑθは加算器、（
至）はタップ制御回路である。以上のように構成された
波形等化器について簡単に説明する。入力された信号は
、前記遅延素子（１１Ｕ　Ｕによって遅延され、各遅延
素子に接続された前記乗′Ｍ器ｕ３０４明（ＩＱにょつ
てタップ係数倍され、前記加算器α力に出力される。前
記タップ制御回路（７）は入力信号と出力（３号から波
形歪を検出し、これをａ減する方向に乗算器の係数を修
正する。しかし、上記の構成では多くの遅延素子、乗算
器を必要とし、タップ制＃回路も複雑となり、その結果
同価なものとなってしまうという問題点を有していた。

発明の目的 本発明の目的は、伝送系で歪を受けたディジタル情報信
号の波形等化を行なう簡単な構成の波形等化器を提供す
ることである。

発明の構成 上記目的を達成するために、本発明は、信号の冒頭に、
サンプリングクロック丹生のためのクロックランイン信
号と、フレーム同期を取るためのフレーミングコードを
自し、テレビジョン信号に多重して伝送されるディジタ
ル情報信号の波形等化器において、８タツプのトランス
バーサルフィルタに、フレーミングコード検出回路と、
入力信号で駆動される制御信号元止回路により制御を受
けるクロックランイン信号抜取り回路とを接続し、前記
フレーミングコード検出回路に接続される第１のタップ
係数修正回路の出力と、前記信号抜取り回路に接続され
る第２のタップ係数修正回路の出力との和および差をｕ
ａａａタップトランスバーサルフィルタの２個のタップ
係数に定めるタップ係数演算ＩＩ！Ｊ路を設け、前記第
Ｉのタップ係数修正回路と前記第２のタップ係数修正回
路を制御する制陣回路とを設けたもので、これにより伝
送系での振幅周波数特性の劣化や群近延による波形歪を
等化することが簡単なｈ４成により可能となるものであ
る。

さらに、本発明は、前記第１のタップ係数修正回んを、
制御回路からのアンプダウンカウント坑択信号を受けて
カウントし、前記フレミングコード検出回路の出力より
フレーミングコードが検出出来なくなるその上限値、下
限値の中点の電圧に制御電圧を固定するためのアップダ
ウンカウンタと、その最大値、最小値をラッチする２つ
のＤフリップフロップと、前記２つのフリップノ口ップ
の和を取る加算器と、倍率１／２の乗算器と、その出力
をＤ／Ａ変換するｌ）／Ａコンバータとで構成し、前記
第２のタップ係数修正面ｙ６を、前記クロックランイン
信号抜取り回路より抜取られたクロックランイン信号を
一定振１１・１、）に制御するために、４３号抜取り回
路の出力をｆｌｉｌｌ　＆’１１回路によりｆｉ！Ｉ御
される第１のスイッチとダイオード、コンデンサで構成
されて前記第１のスイッチ沓こ接続される検波回路と、
その検波出力を基準電圧と比較する比較器と、前記比較
器の出力をｌｌｌｌｌｔＩｌｌｌ回路によりｉＨ；ＩＩ
御される第２のスイッチと、前記第２のスイッチに接続
される積分回路とで構成したものである。

実施例の説明 以下本兄明の一実実例について図面を参照しながら説明
する。第８図は木光明の一実施例にＪＪけるシステムの
ブロック図である。第８図において、ｃｌｌｌ　０２は
遅延時間′ｒ　（７）遅延素子、Ｃｌ３１　Ｃ３４１ハ
タラフ係数Ｍ、、Ｍ、（７）乗算器、州は加昇）（３、
ｃｌはこれらｔ（＋１　Ｃ１′４Ｅｌｃｎ四で構成され
る８タツプトランスバーサルフイルタである。図は入力
信号で駆！１ＩＩＩされる制御信号発生回路、ｃｌηは
クロックランイン信号抜取り回路、＠樽はフレーミング
コード検出回路、国は第１のタップ係数修正回路、鴎は
第２のタップ係数修正回路、ｔ４ａは前記第１のタップ
係数修正回路−）と前記第２のタップ係数修正面Ｍ６１
４（ｌの出力との和をとる加算２：六＠増は１」ｕ配線
１のタップ係数修正回路−）と前記第２のタップ係ｄＦ
、−正回に６（６）の出力との差をとるＭＢ器である。

Ｃ４４１は別記加神器１４４、減算８３瞥から構成され
るタップ係数演算回路、（２）は前記第１のタップ係数
修正回路１３９）と第２のタップ係数修正回路−を；ｌ
１ｌＪ御するためのゲート信号を発生する制御回路であ
る。以上のように（１チ）成された本実施の波形等他藩
に、信号の冒頭に、サンプリングクロック１１．＋生の
ためのクロックランイン信号と、フレーム同期をとるた
めのフレーミングコードを有し、テレビ信号に多重して
伝達されるディジタル清報信号が人力されたときの動作
を以下に説明する。

一般に伝送系から生じる波形歪は、周波数の高域で低域
に比べ振幅が低下し、位（（」が進む傾向にある。従っ
て波形等化を行なうには、トランスパーサフィルタ■の
８つのタップに波形歪を口消すような振幅周波数特性、
位相周波数特性を持つタップ係数を設定ずれば良いこと
になる。

さて、入力されたビデオ信’ｊ’　Ｕ　（ｔ）は、遅延
素子ａｌｌ　Ｃ３２により、時間間１１゛６が′ｌ゛で
ある８つの４ｎ　Ｑ　ｖ　（Ｌ）　。

ｖ　Ｌ　ｔ−’１’）　、　ｖ　（Ｌ−２ｒ）となる。

ｖ　（４，）　、　ｖ（ｔ−２Ｔ）　は乗算器−（財）
で各々Ｍ、、Ｍ、倍され、ｖ（ｔ−’ｒ）と共に加↓−
１（器（至）で加算される。すなわち、トランスバーサ
ルフィルタ…の出力Ｖ　（ｔ）は次式のＪ：うになる。

Ｖ（を片組・ｖ（ｔ）＋ｖ（【＝ｌ）＋ＦＴ＋２・ｔノ
（【−２）・・・・・・（１）この出力Ｖ　（ｔ）は、
等上器出力として外部へ出力されると共に、クロックラ
ンイン４Ｍ号抜取り回路罰、フレーミングコード検出回
路鴎に入力される。

ここで第１のタップ係数鯖正回路口９）の出力をΔｖ１
第２のタップ係数修正回路−の出力を■、とするとし、
さらにタップ係数園算回路鵠の抵抗Ｒ１とＲ２が等しい
とすると、乗Ｋ　Ｄ　９３１　曽に与えられる制御電圧
Ｍ、、Ｍ２は次の＋２）式で与えられる。

Δ１２＝ｖ、−Δ、Ｊ 第１のタップ係数修正回路０慟はフレーミングコード検
出回路（ハ）からの検出信号を受けて位相歪の補正を行
なう。ここでΔＶを変化させフレーミングコード検出Ｄ
Ｊ　ｔｉＩ４な上限１直、−ト限値の重圧の中１１Ｍに
ΔＶを固定する。一方、第２のタップ係数修正回路部は
ノ１ｊ波数振幅特性の油止を［」的とし、クロックラン
イン信号の振幅をＩＲＥ　７０％に保つように１ｌｉｉ
制御する。すなわち、クロックランイン信号の振幅が大
きくなる”：ｊ　ＩＣは振幅を下げる方間に逆に振幅が
小さくなる時には振幅を上げるように祠仰する。

次をこ８タツプトランスバーサルフイルター幻による振
幅歪、位相歪の等化の原ｉｊ＋’　ｌこついて述べる。

最功にΔ４□、八１□の符号が等しく、振幅がほぼ等し
い場合を考えると、トランスバーサルフィルタ（７）の
伝達Ｎ数は（３）式となる。

１１Ｃｊω）＝１＋ｈｉ１ｅｊ”十Ｍ２ｅ　ｊ”＝１−
ト２Ｖ、ｃｏｓωｔ＋ｊ２Δｕｓｉｎωｊ・＝・・−（
ａ）ｌｉｌ（ｌａ＋月　＝　（１＋２Ｖ、ｃｏｓａ＋ｔ
）２−４Ｊｖ”ｓｉｎ”ωｔ　−（４）振幅周波数特性
は（４）式となり、」υが十分小さく、■１が正の時（
この時のタップの止みは第６図をこポされる）には第８
図の■、ｖｌが負の時（この時のタップの重みは第７図
に示される）には第８図の■のような特性となる。伝送
されるテイジタルｌ＋’７報信号の伝送レートｆに対し
て／＝　１／２　Ｔか、またはその近傍にトランスバー
サルフィルタ−ｌのタ゛ノブ間遅延時間＋１゛を決めれ
ば、前述のような振幅歪は補正されることになる。振幅
等化においては、微小社圧ΔＶが■１に比べて十分小さ
い時は、（３）式′ｂ）られかるように位４（」変化は
生じない事が分かる。

次に、Ｍｌ、Ｍ２が異符号で振幅がほぼ等しし）場合に
は、トランスバーサルフィルタ（７）の伝達関数は（６
２式で示される。

Ｍ＋　”　Ｖ＋＋Δｖ　、　Ｍ２＝Ｖ１−Δｖ、、、、
−＋５）ＨＣｊω）　＝　１　＋Ｍ、ｅｊ”’　＋Ｍ２
ｅ　ｊ””＝　１　＋　２Ｖ１ｃｏｓωｉ＋１２Δｖｓ
ｉｎωＥ・・・・・・（６）２Δｖ　ｓｉｎωｔ φ＝　ｊａｎ　’　□−°（１１ １＋２Ｖ、ｃｏｓωＥ Δｖ＝ｏ、Ｖ　Ｉ　＝０＋　φ　２２ΔＵ　Ｓ！ｎ　ｏ
ＩＬ　−−ｆｕ）ｄφ／ｄω＝２Δｖ　ｔ　ｃｏｓωｊ
　−・・（’ＪｌΔＶが十分小さくて、ωＴ′：＝πの
時、群遅延は（旬式で表わされ、ΔＶが正の時（この時
のタップの重みは第９図に示される口よ第１１図の■、
Δυが負の時（この時のタップの重みは第１０図に示さ
れる）は第１１図■で示される。伝送されるディジタル
情報信号の伝送レートｆに対して、ｆ＝　１／２　Ｔか
またはその近傍にトランスバーサルフィルタ（７）のタ
゛ノブ間遅延時間Ｔを決めれば、］川述のような位相歪
は補正される。上記よりトランスバ−サルフィルタ延素
子 周波数特性を持たせることにより波形歪を等化する事が
出来る。

また、第４図はＭｉＪ記第１のタップ係数修正回路１３
９）と第２のタップ係数修正回路部の一実施例を示す回
路う４成図を示し、鴎は制御回路＠ηの出力でアツブダ
１ンン選択されるアップダウンカウンタ、口η６〜はＤ
フリップフロップ、値９）は加算器、印は乗算器、６υ
はｍｌ／Ａコンバータ、鞄はスイッチであり、これらに
より第１のタップ係数修正回路−を構成する。また１例
は市Ｕ御回ｂ′６←υの出力でゲートされるスイッチ、
鏝すは検波用ダイオード、圀はコンデンサ、口は比ＩＮ
　Ｖｓｇ、Ｉ〔は積分回ｂ＋Ｊであり、これらにより第
２のタップ係数修正回ＩＡＩ　１４１１）を構成する。

さて、フレーミングコード４寅出回１１各に〜は、フレ
ーミングコードが検出される毎に検出信号を第１のタッ
プ係数修正回路０（２）へ出力する。この検出信号は制
御回路＠υによりｌｌｌ１ｌ伺ｌされるＡＮＩＪゲート
Ｍを通してアップダウンカウンタ卿のカウント入力とな
る。最初、スイッチしはＢ側に切換えられ、カウンタ（
叫の出力はＤ／Ａコンバータ１１１により制御４電圧Δ
Ｖとなり、タップ係数演算ｌｕｌ路圓へ出力される。

ここで、アップダウンカウンタ１５０７は初めは１ｌｉ
ｌｉ御回路（４υをこよりアップ（ダウン）カウント状
態となっており、Ｏｕ記フレーミングコード便出回路贈
からのフレーミングコード検出ＩＪ＋ｊが出力される毎
にカウントアツプ（ダ・シン）を行ない、ＩＪＩＪ　ｉ
ｉ己ｆＨ＋１　ｔｄｌｌ電圧ΔＶを正（負）方向に変化
させる。この変化はフレーミングコード検出回路−でフ
レーミングコードが検出できなくなるまでイ記＜。この
フレーミングコードが検出できなくなった時のアップダ
ウンカウンターの値をＤフリップフロップいηにラッチ
する。次に、ｆｌｉｌ　ａ１１回路Ｈ１こよりアップダ
ウンカウンタｔｒｉは前記状態と逆の状１よ、すなわち
ダウン（アップ）カウント状態となり、前記同様にフレ
ーミングコードがフレーミングコード侠出回路（３８）
で検出されなくなるまでカウントタウン（アンソラし、
その時の値をＤフリップフロップ卵にラッチする。

その後スイッチ姉はＡ側に切換えられる。ソレニよりυ
フリップフロップｆ５７１１５８１にラッチされた値の
平均１直が加算器−、乗算器１６１でめられ、Ｌｌ／Ａ
コンバータ帖υにより制御直圧Δυとして出力される。

一方、信号抜取り回路６ηは、トランスバーサルフィル
タ（７）からの第５図（ａ）の出力から１ｌｊｌＪ御信
号元生回ｈ■咽の第５図（１＞）の信号抜取りゲート信
号によりクロックランイン信号を抜取り、第２のタップ
係数修正回路ｔ４ｏ＋へ出力する。この抜取られたクロ
ックランイン信号はダイオードｔ５１１１こより検波さ
れ、比較Ｚ：＋日で裁準電圧Ｅ、。、と比救される。比
較型置からの基準電圧Ｅｒｅｆとの差は第５図（ｄ）の
積分ゲート信号がＨであるル」間晶準″１ｕ圧り、。ｆ
と一致するまで積分回路間で積分される。そのｗ分出力
が第２のタップ係数修正回ｈ′？′Ｊ（４ｕ）のｉ＋ｊ
Ｊ　１ｌｉｌ出力Ｖ、となる。

なお、第５図において、（Ｃ）は帰線期間に先行するり
セットパルス、（ｅ）はフレーミングコードの抜取りの
ためのタイミングパルス、（ｆ）は該タイミングパルス
に形成されるフレーミングコード抜取りゲート４６号で
ある。

う１明の効果 以上の、８明から明らかなように、本発明は８タツプト
ランスバーサルノイルタ、中ＩＪ　６１１１信号発生回
路、４ｇ号抜取り回ｊ１■、フレーミングコード検出回
路、第１のタップ係数修正回路、第２のタップ係数修正
回路、タップ係数演算回路より構成しているので、ディ
ジタル情報信り”が伝送系によって受ける振幅歪、位相
差を等化するという効果が得られ、また装置構成も簡単
である。さらに第１のタップ係数修正回路、第２のタッ
プ係数修正回路、タップ係数演算回路により伝送系の状
態に応じて自動的かつ最適に等化するという効果が得ら
れる。

【図面の簡単な説明】

第１図は従来の波形等他藩のブロック図、第２図は従来
のトランスバーサルフィルタを用いた波形等化器のブロ
ック図、第３図は本発明の一実施例における波形等化装
置のブロック図、第４因は本発明の一実施例に４５ける
第１のタップ係数修正回路、第２のタップ係数修正回路
の回路図、第５図はテレビジョン信号ＩＨの制御信＠ア
タイ芝ングチャート、第６図〜第１１図は、８タツプト
ランスバーサルフイルタのタップの重みおよ、び振幅と
位相周波数特性を示す特性図である。 （Ｑ・・・３タツプトランスバーサルノイルタ、いり（
償・・・遅延素子、Ｃ］’９１３４１０・・乗算器、四
イ９）・・・加算器、（ト）・・・！１ＩｌｌＩｉｌ′
ｔｌ信号発生回路、いη・・・クロックランイン信号抜
取り回路、０８１・・・フレーミングコード検出回路、
イリ）・・・第１のタップ係数修正回路、（４０）・・
・第２のタップ係数修正回路、（ロ）・・・制御回路、
（４４旧・・・演算増幅器、（４Ｉ１１・・・タップ係
数演算回路、岬Ｕ）　１５４１　＋６４・・スイッチ、
いり・・・ダイオード、國・・コンデンサ、Ｍ・・比較
器、開・・・積分回路、＋５６）・・・アップダウンカ
ウンタ、のη瞥・・・Ｄフリップフロップ、＠す・・・
ＩＪ／Ａコンバータ第１図 第２図 第３図 ７・３θ １４Ｊ＃管本（１ 下寥鱈

Claims (1)

1. 【特許請求の範囲】 ｌ、　信号の冒頭に、サンプリングクロック再生のため
   のクロックランインｉｒＥ　号と、フレーム同期を取る
   ためのフレーミングコードを有し、テレビジョン信号に
   多重して伏込されるディジタルＷ＃信号の波形等化ＨＪ
   であって、８タツプのトランスバーサルフィルタに、フ
   レーミングコード検出回路と、入力信号で駆動される制
   御信号発生回路により１ｉｉｌｌ　陣を受けるクロック
   ランイン信号抜取り回路とを接続し、ｏｉＪ記フレーミ
   ングコード検出回路に接続される第１のタップ係数修正
   回路の出力と、前記信号抜取り回路に接続される第２の
   タップ係数修正回路の出力との相および差をｌｊｉ記８
   タップトランスバーサルフィルタの２個のタップ係数に
   定めるタップ係数演算回路を設け、前記第１のタップ係
   数修正回路と第２のタップ係数修正回路を制御する制御
   回路を設けた波形等化器。 ２、第１のタップ係数修正回路は、制御回路からのアッ
   プダウンカウント選択信号を受けてカウントし、フレー
   ミングコード検出回路の出力よりフレーミングコードが
   検出出来なくなるその上限値と下限値の中点の電圧に制
   御電圧を固定するためのアップダウンカウンタと、その
   最大値、最小値をラッチする２つのυフリップフロップ
   と前記２つのＤフリップフロップの和を収る加算器と、
   倍率１／２の乗算器と、その出力を７Ａ変換する弊コン
   バータとで構成され、第２のタップ係数修正回路は、ク
   ロックランイン信号抜取り回路より抜取られたクロック
   ランイン信号を一定振幅に制御１−るために、信号抜取
   り回路の出力を制御回層により１１ＩＩＪ却される第１
   のスイッチと、ダイオード、コンデンサで（Ｎ成されて
   １〕口記第１のスイッチに接続される検波回路と、その
   検波出力を基準１４圧と比較する比較器と、＋３１記比
   牧器の出力を１μｌυＤ回路により１ト０仰される第２
   のスイッチと、１ｉｉｌ記第２のスイツチｌこ接続され
   る積分回路とで４４成されていることを特徴とする持ｕ
   ′Ｆ請求の範囲第１項記載の波形等化ｚＪ０