JPS5917737A

JPS5917737A - 自動波形等化装置

Info

Publication number: JPS5917737A
Application number: JP12674582A
Authority: JP
Inventors: Masaharu Araki; 荒木　正治
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1982-07-22
Filing date: 1982-07-22
Publication date: 1984-01-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、自動波形等化装置に関し、％に、トランスバ
ーザル形自動等化器の精度を向上させる改良に関する。

ＱＡＭ変調あるいは位相変調等によって高速データ伝送
を行なう場合に、伝送信号が伝送回線によって波形歪を
受けて符号量干渉が生ずる。波形歪は種々の原因で発生
するが固定的なものと時間的に変動するものとがある。

固定的な波形歪は、固定等化器等によって補償すること
が可能である。

しかし、無線伝搬路における選択性フェージングに起因
するような場合、波形歪は時々刻々と変化するため、常
時この歪を自動監視して等化するトランスバーザルｊヒ
自動等化を導入することが有用である。

ＩＬ　１図は、制御のアルゴリスムとし、てゼロフォー
ミング（ＺＦ）法を用いた３タツプのトランスバーザル
形自動等化器の一例を示すブロック図である。ずなわち
、一定時間（例えばｌタイムスロット分）Ｔの遅延回路
ｌを３細軸１絖に接続し、各遅延回路ｌの出力０そねぞ
わ■１み付は回路′う、２゜４を介して重みづけさ第１
て加算器５によって合成される。加算器５の出力を識別
器６によって識別し、識別器６の出力により原信号を再
現させる。

そして、識別器６の出力と加貌、器５の出力とが誤差信
号検出器７によって差引かれて誤差係号として出力され
る。誤差イに号検出器７の出力信号−、シフトレジスタ
８によって一定時間Ｔごとにシフトされて出力され３個
の乗銀−器９６’Ｃ入力される。

各乗算器９のもう一方の入力には、前記識別器６の出力
信号をシフトする２段のシフトレジスタ８の各段の出力
がそねぞわ入力されている。乗ｑ器９の出力は積分回路
１（１によって積分され各積分回路１　（ｌの出力信号
によって前記矩］み付は回路３゜２．４の重み付は係数
および極性が制御される。

乗算器９と積分回路１ｏとで相関検出器を構成している
。ただし、中央の重み付は回路２は、等化作用には無関
係であり、入力信号のレベルを変えるために使用される
。今、重み付は回路３の重み付は係数がＣＩで、重み付
は回路２の係数がＣｏ　。

重み付は回路４の係数がｃ＋ｉである場合、該等化器の
入力インパルス応答、　（ｅ）に対して出力インパルス
応答ｈ　（ｔ））は、ｈ（ｔ）−、ΣＣｒ　ｚ　（ｔ　　３　Ｔ）Ｊ＝−１となる。一般に、中央の主タップの前にＭ個、後にＮ個
の遅延回路を縦続接続した場合は、各タップ出力の４（
み付は係数をＣｊとすれば、ｈ（ｔ）−、＝−Ｃじ（ｔ
−ｊＴ）　　曲−・・・・（］）となる。識別時点にお
いてｔ−％Ｔ（ｓ＝十〇。

±１．±２．・・・）とすると、ｈ（ｔＬＴ）＝、Σ　Ｃ４ｒ、ｘ　（（ｎ−ｊ）ＴＬ−
＝　（２）ｊ＝−Ｍとなる。

符号量干渉が小さい場合は、ｚ（（ｔＬ−ｊ）Ｔｌは、
ｎ＝ｊの場合に＋１はｌであり他は小さい。１だ主タッ
プの重み付は係数Ｃｏは入力信号をその±１通すように
例えばＣ，舞ＩＫ設定さｔするが、他の係数Ｃｊ（ｊ〆
（１）ｉｉ小である。この場合（２）式は、近似的にｈ（ｎ、Ｔ）；　Ｃｏ　ｚ　（ｎＴ　）　＋Ｃｎ、　ｚ
（ｎ）＝　　ｚ　（ｎＴ　）＋Ｃ１ｔ　ｚ（（リ　　−
＝−＝−（３）となる。従来のＺＦ法では、所望信号以
外の等化器出力ｈ　（ｔｔＴ　）　（ｎ〆０）を（ＩＫ
するために、はぼＣｎ　埃−ｘ　（ｎＴ　）　／　ｚ（
（１）　−・−−（４）になるように各積分器１（）の
出力で各重み付は回路の係数が制御される。従って１等
化器出力が（３）式で表わされるような符号量干渉が小
さい場合は。

有効に制御され、所望信号以外の等化器出力はほぼ０と
なる。すなわち、入力信号のＶｋＩｌ’−１ｊが等化さ
れて原信号が復元される。しかし、入力信号のね枠間干
渉が増大した場合は１重み付は相互作用が増大して（３
）式の誤差が大きくなるため、−上述の（４）式による
制御では符号量干渉を小さくすることができない。すな
わち、上述の従来のトランスバーザル形自動等化器は、
入力信号の符号量干渉が大きい場合に１自ｉ１＋ＩＩ等
化できないといり欠点かある。

本発明の目的は、上述の従来の欠点な瑣決し、入力信号
の粕号間干渉が犬である場合でも出力信号の符号量干渉
を小さくすることが用油な自動波形等化装置内１を提供
するととｆ（ある。

本発明の等化装置は、一定の遅延時間を有する複数個の
遅延回路の縦続接続回路と、前記各遅延回路出力をそれ
ぞ第１重み伺けして出力する複舷の重み（−ｊけ回路と
、該複数の重み伺は回路の出力を合成する加算器と、該
加算器の出力信号を識別出力する識別器と、該識別器出
力と前記加ａ、器出力との差を出力する誤差信号検出器
と、該誤差信号検出器の出力を格納し前記遅延回路の遅
延時間と勢しい時間ことにシフト動作するシフトレジス
タと、１１■記識別器の出力を入力する多段のシフトレ
ジスタと、該多段のシフトレジスタの各段の出力と前記
シフトレジスタ出力との相関をそれぞｈ求める乗豹器お
よび積分回路から成る相関検出器とを備えて、前記積分
回路の出力ＶＣよりＯＩＪ記車み付は回路の蓋み付は係
数を制御するトランスバーサル形自動波形等化装置にお
いて、前ｇＱ積分回路の出力と前ハ己１■み付は回路と
の間に、１″Ｉｉ１Ｉｉ１記棺出力信号から一定のアル
ゴリズムによる変換演算により前記重み付は回路の重み
イく１け係数制御信号を修正出力する変換演算回路を備
えだことを特徴とする。

なお、前記相関検出器を前記遅延回路の個数より多く備
えてね転量干渉の状態を広範囲に把握するようにすｈげ
、より正確に重ノド付は係数の制御を行なうことが可能
である。

矢に、本発明について、し１面を参照して詳細にｉ況明
する。

第２図は１本発明の一実施例を７トすブロック図である
。本実施例に、簡単のために、遅延回路１を３個縦続接
続しだ３タツプの場合について説明するが、タップ数が
増加した場合でも同様に適用できる。入力信号を、遅延
回路】（遅延時間Ｔ）０３段縦続接続回路に入力させ、
各段の遅延回路のタップ出力はそれぞれ重み付は回路：
（，２，４を通して加算器５に入力され、加算器５の出
力が識別器６によって識別出力される。一方、加算器５
の出力信号は誤差信号検出器７によって識別器６の出力
信号が差引かれて誤差分が出力される。誤差信号検出器
７の出カイ言外は２個のシフトレジスタ８を通して乗γ
？器９．９’、９”　および乗算器１３．１３’に入力
させる。一方、識別器６の出力信号に、図中左側の乗切
−器１３に入力させ、シフトレジスタ８所−１段曲して
乗ｎ器９に、２段通１−で乗算器９′に、３段通して乗
算器９″に、４段ＡＬで乗算器１′Ａ′に入力させる。

各乗算器Ｑ；１．それぞれ上記２つの人力信号を乗ｑし
て積分器１４，１０゜ｌ　ｆｌ’、　ｌ　（ｆ、　ｌ　
４’に供給する。積分器１　（１、１（ｌ’。

ｌＯ″の出力Ｓ−ｔ、ｓｏ、ｓｔは従来の積分器と同様
に、グ（九Ｔ）／り（０）で力えらねる（（４）式参照
）。

同様に、積分器１４の出力信号Ｓ−２は、Ｓ−２＝　ｘ
　（−２Ｔ　）／　ｚ　（（＋）　・−−、（５）であ
り、積分器１４’の出力信号は、Ｓ２　：　　ｚ　　（２’ｌ’　　）／ｚ（＋＋）　　
　−＝・・・・　（６）である。

次に、積分器＋　４．　ｌ　Ｏ，ｌ　（１’、　ｌ　ｎ
”、　１４’　の出力を変換演算回路１１に入力さぜ、
変換ｌ寅算回路１１Ｕ％５個の人力信号Ｓ−２〜Ｓ２か
らＭ矩のアルゴリズムによる修止演褒を行ない３個の出
力信号Ｓ−１’　＋　ＳｏＺ　Ｅ）１′を出力する。例
えは。

Ｓ−１’＝（８１・Ｓ−２−８−ｔ　）／（１−８２Ｓ
−２）・・・・・・−・・・・（７）Ｓ１’＝（Ｓ２・Ｓ−１８１）／　（１−Ｓ２・５−２
）・・−・・・・・・・・　（８）と１７、Ｓｏ’ｔｄ、１とする。−ｆ：Ｌ、て、出カイ
ＡｅＦ　Ｓ　−１’によって重み付は呻１路３の係ａＣ
−１−ｉｉ’　Ｓ−１’になるように制御し、出力信号
Ｓｌ’によって重みイ・」け回路４の係数Ｃ１がＳ１′
に斤るよつに制ｒａｉｌす２・。■み付は回路２の係数
Ｃｏは簡単の／こめ１に固定さする。なお変換演算回路
１１の５人力５−２−・Ｓ２はそれぞれ、Ｓ−２＝　ｚ　（−２’Ｌ’　）　／　ｚ　（＋１）Ｓ
−ｉ　　＝　　ｚ　　（Ｔ　　）／　ｚ（ｔすＳ　１　
＝　Ｚ　（Ｔ）／　ｚ　（（１）８２　＝　ｚ　（２Ｔ
　）／　ｘ　（＋１）であるから、これを（７）　、　
（８）式に代入すると、となり１重み付は係数Ｃ−，、
Ｃ，がそれぞねＳ−１’ｅＳ１’に制御さｆする。従っ
て、加算器５の出力信号ｈ　（ｎＴ　）は、ｈ　（Ｔ　）＝　Ｃ−１ｚ（（１）＋Ｃｇｚ（Ｔ）＋Ｃ
１ｅ（２’ｐ　）十π（−丁）＝Ｏｈ、ぐｒ）　　＝　　Ｃ−ｔｚ（２Ｔ）＋Ｃｏｚ（１’
）＋Ｃｔｚ　（ロ）→−ｘ　（ｒ）＝（１となる。すなわち、ｎ、’ｌ’　＝　＋１以外ではｈ（
？ＩＴ）はイ１となり入力（ｃｉ号の和号間干渉は完全
ＩＺｊ消滅して出力される。シ１．だがって、本実施例
でシ、１、人力信号の符号量干渉が犬である場合でも波
（１悦等化を行なうことができる効果がある。

上述は、簡単のためＣ，をｌにｔｒｉ＋定したが、Ｃ。

をｌＶ′ｃ固定しないでｈ　（Ｏ）をＩにするような−
アルゴリズムも作成可能である。

すなわち、本発明り、従来のＺＦ法による重み付は係数
の制御のようＶＣ、各積分器出力で；α接市み付は係数
を制御せず１前後のタップの重！ノー付は量を考慮に人
ハて修正された車み伺は全室めるため、各積分器出力値
から、　ｔｌのアルゴリズムによって新たな亀み付は量
を決定出力する変換演算回路を備えて、該変換演算回路
出力により各タップの重み付は係数を制御するものであ
る。

上述の実施例では３タツクの場合について説明したが５
タツク以上でも同様に構成できる。５タツプの場合は：
第２図の乗嘗器９．９’、　９＃　　および積分器Ｍｌ
、　Ｍｌ’、　ｌ（１“からなる相関検出器を５個に増
加させることは勿論であるが乗僧器１３゜１３’および
積分器１４．１４’から成る相関検出器はそハそれ２個
ずつ用意することが望ｔ　ｌｙい。こｔｌ、　Ｋよって
、入力信号の符号量干渉の状態はより広い範囲で把握さ
れる。この場合はシフトレジスタＨの多段接続の個数も
対応して増加させる。

なお、遅り生回路ｌを５個以上の多段に構成した場合は
、積分器１４．１４’等は備えないで、複数の積分器１
０（遅延回路ｌの個数に対応する数だけある）の出力の
みから一定のアルゴリズムによ−）て重み付は係数を決
定することも可能である。

以上のように、本発明においては、従来のＺＦ法による
トランスバーサル形波形等化器の各タップの重み付は係
数を決定するだめの複数の積分器出力から−・定のアル
ゴリズムによって修正された重み付は係数に変換出力す
る変換演算回路を備えて、該変換演算回路の出力により
で、各タップの座み付は係数を制御するように構成した
から、入力信号の符号量干渉が犬食い場合であってもね
骨間干渉が軽減された出力信号を１静ることが可能であ
る。すなわち、波形歪の大きい信号を等化出力すること
ができる効果がある。勿論、伝送路歪の時間的変動に追
従して自動的ＶＣ等化動作を行なう。

【図面の簡単な説明】

第１図は従来のトランスパーサル形自動等化器の一例を
示すブロック図、第２図は本発明の一実施例を示すブロ
ック図である。図において、ｌ・・・遅々ル回路　　２，３．４・・・
重み付は回路　　５・・・加■器　　６・・・識別器　
　７・・・誤差信号検出器　　８・・・シフトレジスタ
９．９’、９”・・・乗η［器　　１　（１、ｌ　ｆｌ
’、　ｌ　（＋”・・積分器　　１］・・・変換演算回
路　　１３．１３’・・・乗算器　　１４．１４’・・
・積分器。出願人　日本電信電話公社代理人　　弁理士　住　１Ｂ　俊　宗第　１　＠

Claims

【特許請求の範囲】

（１）　　一定の遅延時間を有する複数個の遅延回路の
縦続接続回路と、前記各遅延回路出力をそれぞれ重み付
けして出力する複数の市み付は回路と、該複数の重み付
は回路の出力を合成する加算器と。該加算器の出力信号を識別出力する識別器と、該識別器
出力と前記加算器出力との差を出力する誤差信号検出器
と、該誤差信号検出器の出力を格納し前記遅延回路の遅
延時間と等しい時間ごとにシフト動作するシフトレジス
タと、前記識別器の出力を入力する多段のシフトレジス
タと、該多段ノシフトレジスタの各段の出力と前記シフ
トレジスタ出力との相関をそれぞれ求める乗算器および
積分回路から成る相関検出器とを備えて、前記積分回路
の出力により前記重み付は回路の重み付は係数を制御す
るトランスバーサル形自動波形等化装置において、前記
積分回路の出力と前記重み付は回路との間に、前記積分
回路の出力信号から一定のアルゴリズムによる変換演算
により前記重み付は回路の重み付は係数制御信号を修正
出力する変換演算回路を備えたことを特徴とする自動波
形等化装置。（２、特許請求の範囲第１項記載の自動波形等化装置に
おいて、前記相関検出器を、前記遅延回路の個数より多
く備えたことを特徴とするもの。