JPH0477106A - 適応受信機 - Google Patents
適応受信機Info
- Publication number
- JPH0477106A JPH0477106A JP2188318A JP18831890A JPH0477106A JP H0477106 A JPH0477106 A JP H0477106A JP 2188318 A JP2188318 A JP 2188318A JP 18831890 A JP18831890 A JP 18831890A JP H0477106 A JPH0477106 A JP H0477106A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- tap
- matched filter
- dfe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title claims description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 238000004364 calculation method Methods 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 abstract description 16
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000007704 transition Effects 0.000 abstract 5
- 238000005562 fading Methods 0.000 description 15
- 230000010363 phase shift Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野）
本発明は適応受信機に関し、特に、強度なマルチパスフ
ェージング伝搬で生じた波形歪を除去する適応受信機に
関する。
ェージング伝搬で生じた波形歪を除去する適応受信機に
関する。
（従来の技術）
マルチパスフェージング回線で生じる波形歪を除去する
従来の適応受信機を第４図に示す。第４図において、４
０１はタップ付き遅延素子を構成するシフトレジスタ、
４０２は乗算器、４０３は加算器、４０４は判定帰還形
等化器（ＤＦＥ）４０５は相関器である。ＤＦＥ４０４
以外の構成要素により整合フィルタ（ＭＰ）を構成して
いる。
従来の適応受信機を第４図に示す。第４図において、４
０１はタップ付き遅延素子を構成するシフトレジスタ、
４０２は乗算器、４０３は加算器、４０４は判定帰還形
等化器（ＤＦＥ）４０５は相関器である。ＤＦＥ４０４
以外の構成要素により整合フィルタ（ＭＰ）を構成して
いる。
相関器４０５は、ＤＦＥ４０４の出力信号の判定信号９
Ｌ、とシフトレジスタ４０１の各タッグ上の受信信号と
の相関を取ることにより、整合フィルタのタップ係数を
求める。これらのタップ係数は伝送系のインパルス応答
の時間反転で複素共役となっている。すなわちシフトレ
ジスタ４０１上の受信信号は、乗算器４０２と加算器４
０３において相関器４０５で求めたタップ係数と畳み込
まれることにより整合フィルタリングが行われる。この
整合フィルタの出力はＤＦＥ４０４に通され、符号量干
渉の除去が行われる。
Ｌ、とシフトレジスタ４０１の各タッグ上の受信信号と
の相関を取ることにより、整合フィルタのタップ係数を
求める。これらのタップ係数は伝送系のインパルス応答
の時間反転で複素共役となっている。すなわちシフトレ
ジスタ４０１上の受信信号は、乗算器４０２と加算器４
０３において相関器４０５で求めたタップ係数と畳み込
まれることにより整合フィルタリングが行われる。この
整合フィルタの出力はＤＦＥ４０４に通され、符号量干
渉の除去が行われる。
このＭＰ／ＤＦＥ受信機は、電子通信学会、通信方式研
究会１９７９年２月（Ｃ３７８−２０３＞に“マルチパ
ス伝送路における適応受信方式”として従業されており
、厳しいマルチパスフェージング回線となる見通し外通
信にすでに実用化されている。この適応受信方式は、イ
ンパルス応答の前縁（Ｐｒｅｃｕｒｓｏｒ）が主応答に
比べて大きくなるような非最小位相推移フェージングに
対するＤＦＥの特性を改善する。整合フィルタリングに
より非対称なインパルス応答は対称イヒされるから、Ｐ
ｒｅｃｕｒｓｏｒの一部の電力はインパルス応答の後縁
（Ｐｏｓｔｃｕｒｓｏｒ）に変換される。従って、ＤＦ
Ｅの線形等化部に対する負担は減少し、ＤＦＥの等化特
性が改善される。一方、Ｐｏ５ｔｃｕｒｓｏｒが支配的
となる最小位相推移フェージングでは、整合フィルタリ
ングによりＰｏ５ｔｃｕｒｓｏｒの一部をＰｒｅｃｕｒ
ｓｏｒに変換するから、ＤＦＥは非線形等化に加えて線
形等化も行うことになる。すなわちＭＦを用いないＤＦ
Ｅ単体では判定帰還による等化だけが行われるのに対し
、ＭＦ／ＤＦＥではＤＦＥが非線形等化に加えて線形等
化を行うからＤＦＥ単体の等化特性より劣化することに
なる。この適応受信方式を地上多値ＱＡＭマイクロ波伝
送に適用する場合、多値レベルの増加に伴い、この整合
フィルタリングによる歪は無視できなくなる。
究会１９７９年２月（Ｃ３７８−２０３＞に“マルチパ
ス伝送路における適応受信方式”として従業されており
、厳しいマルチパスフェージング回線となる見通し外通
信にすでに実用化されている。この適応受信方式は、イ
ンパルス応答の前縁（Ｐｒｅｃｕｒｓｏｒ）が主応答に
比べて大きくなるような非最小位相推移フェージングに
対するＤＦＥの特性を改善する。整合フィルタリングに
より非対称なインパルス応答は対称イヒされるから、Ｐ
ｒｅｃｕｒｓｏｒの一部の電力はインパルス応答の後縁
（Ｐｏｓｔｃｕｒｓｏｒ）に変換される。従って、ＤＦ
Ｅの線形等化部に対する負担は減少し、ＤＦＥの等化特
性が改善される。一方、Ｐｏ５ｔｃｕｒｓｏｒが支配的
となる最小位相推移フェージングでは、整合フィルタリ
ングによりＰｏ５ｔｃｕｒｓｏｒの一部をＰｒｅｃｕｒ
ｓｏｒに変換するから、ＤＦＥは非線形等化に加えて線
形等化も行うことになる。すなわちＭＦを用いないＤＦ
Ｅ単体では判定帰還による等化だけが行われるのに対し
、ＭＦ／ＤＦＥではＤＦＥが非線形等化に加えて線形等
化を行うからＤＦＥ単体の等化特性より劣化することに
なる。この適応受信方式を地上多値ＱＡＭマイクロ波伝
送に適用する場合、多値レベルの増加に伴い、この整合
フィルタリングによる歪は無視できなくなる。
（発明が解決しようとする課題）
上述した従来のＭＦ／ＤＦＥ受信機では、非最小位相推
移フェージングに対してはＤＦＥの等化特性を改善して
いるが、最小位相推移フェージングに対してはＤＦＥ単
体のものより等化特性が劣化するという問題がある。
移フェージングに対してはＤＦＥの等化特性を改善して
いるが、最小位相推移フェージングに対してはＤＦＥ単
体のものより等化特性が劣化するという問題がある。
そこで本発明の目的は、この最小位相推移フェージング
に対する特性劣化を解決する適応受信機を提供すること
にある。
に対する特性劣化を解決する適応受信機を提供すること
にある。
（課題を解決するための手段）
本発明に係る第１の適応受信機は、トランスバーサルフ
ィルタで構成されており受信信号を入力する整合フィル
タと、該整合フィルタの出力信号を入力する判定帰還形
等化器と、該判定帰還形等化器から出力される判定信号
と前記整合フィルタの各タップ上の受信信号との相関を
取る相関器と、該相関器から出力される相関値より伝送
系のインパルス応答を監視しこの監視により得られたイ
ンパルス応答状態に対応して前記相関値に重み係数を乗
じたものを前記整合フィルタの各タップ係数として出力
する制御回路とを備えることを特徴とする。
ィルタで構成されており受信信号を入力する整合フィル
タと、該整合フィルタの出力信号を入力する判定帰還形
等化器と、該判定帰還形等化器から出力される判定信号
と前記整合フィルタの各タップ上の受信信号との相関を
取る相関器と、該相関器から出力される相関値より伝送
系のインパルス応答を監視しこの監視により得られたイ
ンパルス応答状態に対応して前記相関値に重み係数を乗
じたものを前記整合フィルタの各タップ係数として出力
する制御回路とを備えることを特徴とする。
また本発明に係る第２の適応受信機は、トランスバーサ
ルフィルタで構成されており受信信号を入力する整合フ
ィルタと、該整合フィルタの出力信号を入力する判定帰
還形等化器と、該判定帰還形等化器から出力される判定
信号を入力する前記整合フィルタと同じ構成のトランス
バーサルフィルタと、前記受信信号に遅延を与える遅延
素子と、前記トランスバーサルフィルタの出力信号と前
記遅延素子の出力信号との差を取って誤差信号を生成す
る減算器と、該減算器から出力される誤差信号と前記判
定信号とから前記誤差信号が最小となるような前記トラ
ンスバーサルフィルタのタップ係数を演算するタップ係
数演算回路と、該タップ係数演算回路が生成するタップ
係数より得られるインパルス応答状態に対応して前記タ
ッグ係数に重み係数を乗じたものを前記整合フィルタの
各タップ係数として出力する制御回路とを備えることを
特徴とする。
ルフィルタで構成されており受信信号を入力する整合フ
ィルタと、該整合フィルタの出力信号を入力する判定帰
還形等化器と、該判定帰還形等化器から出力される判定
信号を入力する前記整合フィルタと同じ構成のトランス
バーサルフィルタと、前記受信信号に遅延を与える遅延
素子と、前記トランスバーサルフィルタの出力信号と前
記遅延素子の出力信号との差を取って誤差信号を生成す
る減算器と、該減算器から出力される誤差信号と前記判
定信号とから前記誤差信号が最小となるような前記トラ
ンスバーサルフィルタのタップ係数を演算するタップ係
数演算回路と、該タップ係数演算回路が生成するタップ
係数より得られるインパルス応答状態に対応して前記タ
ッグ係数に重み係数を乗じたものを前記整合フィルタの
各タップ係数として出力する制御回路とを備えることを
特徴とする。
（実施例）
次に１本発明について図面を参照して説明する。
第１図は本発明に係る第１のｌ！ｉ応受信機の一実施例
の構成を示すブロック図である。第２図は本発明に係る
第２の適応受信機の一実施例の構成を示すブロック図で
ある。第３図は従来方式と本発明との動作比較のための
説明図である。
の構成を示すブロック図である。第２図は本発明に係る
第２の適応受信機の一実施例の構成を示すブロック図で
ある。第３図は従来方式と本発明との動作比較のための
説明図である。
第１図において、１０１は整合フィルタ（ＭＦ）、１０
１ａは５段のシフトレジスタ、１０１ｂは乗算器、１０
１Ｃは加算器、１０２は判定帰還形等化器（ＤＦＥ＞、
１０３は相関器、１０４は制御回路、１０４ａは制御器
、１０４ｂの乗算器である。
１ａは５段のシフトレジスタ、１０１ｂは乗算器、１０
１Ｃは加算器、１０２は判定帰還形等化器（ＤＦＥ＞、
１０３は相関器、１０４は制御回路、１０４ａは制御器
、１０４ｂの乗算器である。
第２図において、２０１は整合フィルタ（ＭＰ）、、２
０１ａは５膜力シフトレジスタ、２０１ｂは乗算器、２
０１Ｃは加算器、２０２は判定帰還形等化器（ＤＰＥ）
、２０３は遅延素子、２０４は制御回路、２０４ａは制
御器、２０４ｂは乗算器、２０５は５段のシフトレジス
タ、２０６は乗算器、２０７は加算器、２０８は減算器
、２０９はタップ係数演算回路である。
０１ａは５膜力シフトレジスタ、２０１ｂは乗算器、２
０１Ｃは加算器、２０２は判定帰還形等化器（ＤＰＥ）
、２０３は遅延素子、２０４は制御回路、２０４ａは制
御器、２０４ｂは乗算器、２０５は５段のシフトレジス
タ、２０６は乗算器、２０７は加算器、２０８は減算器
、２０９はタップ係数演算回路である。
第１図において、シフトレジスタ１０１ａは、通常シン
ボル間隔Ｔ、ｔたはＴ／２に設定され、特にＴ／２に設
定された場合はＭＰＩＯＩは整合フィルタリングの他に
タイミング制御機能も有することになる。ここで、送信
シンボル列をａ。
ボル間隔Ｔ、ｔたはＴ／２に設定され、特にＴ／２に設
定された場合はＭＰＩＯＩは整合フィルタリングの他に
タイミング制御機能も有することになる。ここで、送信
シンボル列をａ。
（ｎ−−ω・・・＋■）、ＭＰＩＯＩに入力されるまで
の伝送系のインパルス応答の離散値をり、とすると、受
信信号の離散値ｒ、は ｒ、＝Σ＆＠ｈｋ−ｍ
・・・（１）で示される。シフトレジスタ１０１
ａがＴ間隔の場合、シフトレジスタ１０１ａの各段（タ
ップＷ−２，Ｗ−１，ＷＯ、Ｗや１．Ｗ＋２）に（１）
式で表わされる受信信号ｒ１１＋２＋ ｒ・十−１ｒ・
、ｒ・−１ｒ、−２がそれぞれ分布する。ＤＦＥ１０２
の判定出力が＾、の時、シフトレジスタ１０１ａの各タ
ップ上の受信信号は下記のように示される。
の伝送系のインパルス応答の離散値をり、とすると、受
信信号の離散値ｒ、は ｒ、＝Σ＆＠ｈｋ−ｍ
・・・（１）で示される。シフトレジスタ１０１
ａがＴ間隔の場合、シフトレジスタ１０１ａの各段（タ
ップＷ−２，Ｗ−１，ＷＯ、Ｗや１．Ｗ＋２）に（１）
式で表わされる受信信号ｒ１１＋２＋ ｒ・十−１ｒ・
、ｒ・−１ｒ、−２がそれぞれ分布する。ＤＦＥ１０２
の判定出力が＾、の時、シフトレジスタ１０１ａの各タ
ップ上の受信信号は下記のように示される。
Ｗ−１り′ソゲ″ｒｓ＋２ ＝°°°ｈ 、、ａ ａｌ
ｌ ＋ ｈ ４−２ａ ＠十）１＋５ａａ−ｒ ＋“
°。
ｌ ＋ ｈ ４−２ａ ＠十）１＋５ａａ−ｒ ＋“
°。
Ｗ−１タツプ→ｒｓ＋＋ ：・＋ｉ、ａｍ＋＋ ＋ｔｌ
＋＋ａｍ＋ｈ＋２ａｍ−＋＋・・・ Ｗ０タップ→ｒ、 ＝・−・ｈ−＋ａｍ＋＋ ＋ｈｏ
ａｍ十 ｈ ＋＋ ａ ａ−息 ＋・・・ Ｗ＋１タップ→ｒ ＊−１＝−ｈ −ｚａ ａｌｌ ＋
ｈ−＋ａ ｍ＠ ｈ、 ａｌｌ−＋ ＋− Ｗ＋２タップ→ｒ ｌｌ−２＝・＝ ｈ −５ＦＬ ｍ
ａｌ ＋ ｈ −ｔａ ｓ＋ ｈ−＋ａ ｍ−１＋・・
・ 従って、相関器１０３でＤＦＥ１０２の判定出力ａ、と
シフトレジスタ１０１ａの各タップの内容との相関を取
ることにより、インパルス応答離散値り、を得ることが
できる。これらのタップ係数は伝送系のインパルス応答
と複素共役および時間反転の関係になっている。相関器
１０３の各出力は制御回路１０４内の乗算器１０４ｂに
入力し、制御器１０４ａからめ係数ｇ−ｔ、ｇ−ｒ、ｇ
日。
＋＋ａｍ＋ｈ＋２ａｍ−＋＋・・・ Ｗ０タップ→ｒ、 ＝・−・ｈ−＋ａｍ＋＋ ＋ｈｏ
ａｍ十 ｈ ＋＋ ａ ａ−息 ＋・・・ Ｗ＋１タップ→ｒ ＊−１＝−ｈ −ｚａ ａｌｌ ＋
ｈ−＋ａ ｍ＠ ｈ、 ａｌｌ−＋ ＋− Ｗ＋２タップ→ｒ ｌｌ−２＝・＝ ｈ −５ＦＬ ｍ
ａｌ ＋ ｈ −ｔａ ｓ＋ ｈ−＋ａ ｍ−１＋・・
・ 従って、相関器１０３でＤＦＥ１０２の判定出力ａ、と
シフトレジスタ１０１ａの各タップの内容との相関を取
ることにより、インパルス応答離散値り、を得ることが
できる。これらのタップ係数は伝送系のインパルス応答
と複素共役および時間反転の関係になっている。相関器
１０３の各出力は制御回路１０４内の乗算器１０４ｂに
入力し、制御器１０４ａからめ係数ｇ−ｔ、ｇ−ｒ、ｇ
日。
ｇ＋ｉをそれぞれ乗ぜられる。ただし、ＭＰＩＯＩのセ
ンタータップに対応するＷｏについては乗算は行なわな
い。この係数ｇＩがすべて１の場合、制御回路１０４の
出力はそれぞれＭＦ １０１のタップ係数ｗ−，，ｗ−
，，ｗ、、ｗや、Ｗ、、として乗算器１０１ｂに供給さ
れ、ＭＦ １０１は受信信号とタップ係数Ｗ−，，Ｗ−
，・Ｗ、・Ｗ＋ｌ・Ｗ＋２とを畳み込むことにより整合
フィルタリングを行なう。
ンタータップに対応するＷｏについては乗算は行なわな
い。この係数ｇＩがすべて１の場合、制御回路１０４の
出力はそれぞれＭＦ １０１のタップ係数ｗ−，，ｗ−
，，ｗ、、ｗや、Ｗ、、として乗算器１０１ｂに供給さ
れ、ＭＦ １０１は受信信号とタップ係数Ｗ−，，Ｗ−
，・Ｗ、・Ｗ＋ｌ・Ｗ＋２とを畳み込むことにより整合
フィルタリングを行なう。
制御器１０４ａは相関器１０３の各出力を入力としてお
り、この信号で伝送系のインパルス応答状態を監視して
いる。第３図の（ａ）に示すような主波＋進み波の非最
小位相推移フェージングの場合、制御器１０４ａの乗算
器１０４ｂのタッグ係数ｇ、をすべて１として出力する
。すなわち第１図の適応受信機は第３図（ｃ）に示すＭ
Ｆ／ＤＦＥと全く同じ動作を行って、第３図（ｅ）のよ
うに（ａ）のインパルス応答を対称化する。すなちわイ
ンパルス応答の前縁（Ｐｒｅｃｕｒｓｏｒ）を等価的に
減少させ、ＤＦＥ１０２のＰｒｅｃｕｒｓｏｒに対する
等化能力を改善する。一方、主波＋遅れ波の最小位相推
移フェージングの場合、制御器１０４ａはタップ係数ｇ
、を次第に減少させ、やがて零とする。
り、この信号で伝送系のインパルス応答状態を監視して
いる。第３図の（ａ）に示すような主波＋進み波の非最
小位相推移フェージングの場合、制御器１０４ａの乗算
器１０４ｂのタッグ係数ｇ、をすべて１として出力する
。すなわち第１図の適応受信機は第３図（ｃ）に示すＭ
Ｆ／ＤＦＥと全く同じ動作を行って、第３図（ｅ）のよ
うに（ａ）のインパルス応答を対称化する。すなちわイ
ンパルス応答の前縁（Ｐｒｅｃｕｒｓｏｒ）を等価的に
減少させ、ＤＦＥ１０２のＰｒｅｃｕｒｓｏｒに対する
等化能力を改善する。一方、主波＋遅れ波の最小位相推
移フェージングの場合、制御器１０４ａはタップ係数ｇ
、を次第に減少させ、やがて零とする。
ここで、この減少させる変化速度はＤＦＥ１０２の追随
速度より遅い。この時、第３図（ｂ）のようなインパル
ス応答に対しては整合フィルタリングを行なわないから
、ＤＦＥ１０２の入力でのインパルス応答状ｎ（ｆ）の
ようになっている。すなわちマルチパス歪のほとんどは
インパルス応答の後縁（Ｐｏｓｔｃｕｒｓｏｒ）による
もので、これらはすべてＤＦＥ１０２の判定帰還による
等化で除去される。ＭＦ／ＤＦＥは第３図（ｂ）に対し
ても（ｄ）のようにインパルス応答を対称化するから、
ＤＦＥ単体の特性より劣化するが、本発明の適応受信機
では最小位相推移フェージングに対しては整合フィルタ
リングを施さないからＤＦＥ単体の場合と同様に高い等
化能力が得られる。
速度より遅い。この時、第３図（ｂ）のようなインパル
ス応答に対しては整合フィルタリングを行なわないから
、ＤＦＥ１０２の入力でのインパルス応答状ｎ（ｆ）の
ようになっている。すなわちマルチパス歪のほとんどは
インパルス応答の後縁（Ｐｏｓｔｃｕｒｓｏｒ）による
もので、これらはすべてＤＦＥ１０２の判定帰還による
等化で除去される。ＭＦ／ＤＦＥは第３図（ｂ）に対し
ても（ｄ）のようにインパルス応答を対称化するから、
ＤＦＥ単体の特性より劣化するが、本発明の適応受信機
では最小位相推移フェージングに対しては整合フィルタ
リングを施さないからＤＦＥ単体の場合と同様に高い等
化能力が得られる。
次に、第２図の実施例について説明する。第２図におい
て、（１）式で示される受信信号はＭＰ２０１と遅延素
子２０３に入力する。ＤＦＥ２０２の判定出力＆、はシ
フトレジスタ２０５に入力し、乗算器２０６で制御回路
２０４の出力のタップ係数Ｗ−，・Ｗ−、・Ｗ、・Ｗ、
、、Ｗに２と乗ぜられ、加算器２０７で合成される。こ
の判定信号＆、と推定インパルス応答値Ｗ、との畳込み
値は。
て、（１）式で示される受信信号はＭＰ２０１と遅延素
子２０３に入力する。ＤＦＥ２０２の判定出力＆、はシ
フトレジスタ２０５に入力し、乗算器２０６で制御回路
２０４の出力のタップ係数Ｗ−，・Ｗ−、・Ｗ、・Ｗ、
、、Ｗに２と乗ぜられ、加算器２０７で合成される。こ
の判定信号＆、と推定インパルス応答値Ｗ、との畳込み
値は。
受信信号を再生した再生波形（ｒｅｐｌｉｃａ）となっ
ている。遅延素子２０３において遅延を与えられた受信
信号と加算器２０７の出力とは：ＩＩＡＸ器２０８器差
０８られ、受信信号に対する再生波形の誤差信号ｅとな
る。タップ係数演算回路２０９は誤差信号ｅおよび判定
信号＆、を入力して、下記に示すＬＭＳアルゴリズムに
より、インパルス応答推定値Ｗ１を逐次算出する。
ている。遅延素子２０３において遅延を与えられた受信
信号と加算器２０７の出力とは：ＩＩＡＸ器２０８器差
０８られ、受信信号に対する再生波形の誤差信号ｅとな
る。タップ係数演算回路２０９は誤差信号ｅおよび判定
信号＆、を入力して、下記に示すＬＭＳアルゴリズムに
より、インパルス応答推定値Ｗ１を逐次算出する。
Ｗｌ ＝Ｗｌ −βｅ −ａｌｌ−１・・・（２）
ここで、βは修正係数である。（２）式において、パラ
メータｎはシンボル毎の時刻を示す。シフトレジスタ２
０うおよびＭＦ２０１のシフトレジスタ２０１ａが共に
、シンボル長Ｔ間隔の場合、シフトレジスタ２０５、乗
算器２０６、加算器２０７で成るレプリカフィルタおよ
びＭＦ２０１の遅延時間は２Ｔとなる。またＤＦＥ２０
２の前方等花器（ｌａ形フィルタ）をＴ間隔の３タヅス
とした時、ＤＦＥ２０２の遅延時間は２Ｔとなる。
ここで、βは修正係数である。（２）式において、パラ
メータｎはシンボル毎の時刻を示す。シフトレジスタ２
０うおよびＭＦ２０１のシフトレジスタ２０１ａが共に
、シンボル長Ｔ間隔の場合、シフトレジスタ２０５、乗
算器２０６、加算器２０７で成るレプリカフィルタおよ
びＭＦ２０１の遅延時間は２Ｔとなる。またＤＦＥ２０
２の前方等花器（ｌａ形フィルタ）をＴ間隔の３タヅス
とした時、ＤＦＥ２０２の遅延時間は２Ｔとなる。
この場合、遅延素子２０３の遅延量を６Ｔに設定すれば
、正しいタイミング関係が成立する０以上の操作より、
誤差信号ｅの自乗平均値が最小となるように制御され、
インパルス応答の推定値Ｗ１が得られる。
、正しいタイミング関係が成立する０以上の操作より、
誤差信号ｅの自乗平均値が最小となるように制御され、
インパルス応答の推定値Ｗ１が得られる。
タップ係数演算回路２０９の出力は制御回路２０４に入
力し、ＭＦ２０１のセンタータッグに対応する係数を除
いて乗算器２０４ｂで制御器２０４ａからの係数ｇ−２
１ｇ−＋、ｇ＋１．ｇ＋ｘがそれぞれ乗ぜられる。制御
器２０４ａはタップ係数演算回路２０９からのタップ係
数によりインパルス応答を監視し、第１図の実施例と同
様に、非最小位相推移フェージングに対しては、ｇｌと
して１を出力し、タップ係数演算回Ｆ１８２０９からの
Ｗｌをそのまま乗算器２０１ａに供給し、ＭＦ２（’）
ｔに整合フィルタリングを行なわせる。ＭＦ２０１の構
成要素２０１ａ、２０１ｂ、２０１ｃは第１図の１０１
ａ、１０１ｂ、１０１ｃと同じ動作を行なう。一方、最
小位相推移フェージングに対しては、ｇ＋をＤＦＥ２０
２が十分追随できる速さで次第に零まで減少させる。従
って、最小位相推移フェージングに対しては整合フィル
タリングが行なわれずに、ＤＦＥ単体の場合と同様に高
い等化能力が得られる。
力し、ＭＦ２０１のセンタータッグに対応する係数を除
いて乗算器２０４ｂで制御器２０４ａからの係数ｇ−２
１ｇ−＋、ｇ＋１．ｇ＋ｘがそれぞれ乗ぜられる。制御
器２０４ａはタップ係数演算回路２０９からのタップ係
数によりインパルス応答を監視し、第１図の実施例と同
様に、非最小位相推移フェージングに対しては、ｇｌと
して１を出力し、タップ係数演算回Ｆ１８２０９からの
Ｗｌをそのまま乗算器２０１ａに供給し、ＭＦ２（’）
ｔに整合フィルタリングを行なわせる。ＭＦ２０１の構
成要素２０１ａ、２０１ｂ、２０１ｃは第１図の１０１
ａ、１０１ｂ、１０１ｃと同じ動作を行なう。一方、最
小位相推移フェージングに対しては、ｇ＋をＤＦＥ２０
２が十分追随できる速さで次第に零まで減少させる。従
って、最小位相推移フェージングに対しては整合フィル
タリングが行なわれずに、ＤＦＥ単体の場合と同様に高
い等化能力が得られる。
（発明の効果）
以上に説明したように、本発明は、非最小位相推移フェ
ージングに対しては整合フィルタリングを行わせること
でＤＦＥ単体の等化特性を改善し、最小位相推移フェー
ジングに対しては整合フィルタリングを行なわせないこ
とによりＭ Ｐ／Ｄ Ｆ Ｅの等化特性をＤＦＥ単体の
等化特性より劣化させないという効果がある。
ージングに対しては整合フィルタリングを行わせること
でＤＦＥ単体の等化特性を改善し、最小位相推移フェー
ジングに対しては整合フィルタリングを行なわせないこ
とによりＭ Ｐ／Ｄ Ｆ Ｅの等化特性をＤＦＥ単体の
等化特性より劣化させないという効果がある。
第１図は本発明に係る第１の適応受信機の一実施例の構
成を示すブロック図である。第２図は本発明に係る第２
の適応受信機の一実施例の構成を示すブロック図である
。第３図は本発明による適応受信機と従来の適応受信機
との動作比較説明図。 第４図は従来の適応受信機の構成を示すブロック図であ
る。 １０１．２０１・・・整合フィルタ＜ＭＦ）、１０１ａ
、２０１ａ、２０５，４０１・・・５段のシフトレジス
タ、１０１ｂ、１０４ｂ、２０１ｂ。 ２０４ｂ、２０６，４０２・・・乗算器、１０１ｃ。 ２０１ｃ、２０７，４０３・・・加算器、１０２゜２０
２．４０４・・・判定帰還形等化器（ＤＦＥ＞、１０３
．４０５・・・相関器、１０４，２０４・・・制御回路
１０４ａ、２０４ａ・・・制御器、２０３・・・遅延
素子、２０９・・・タップ係数演算回路。
成を示すブロック図である。第２図は本発明に係る第２
の適応受信機の一実施例の構成を示すブロック図である
。第３図は本発明による適応受信機と従来の適応受信機
との動作比較説明図。 第４図は従来の適応受信機の構成を示すブロック図であ
る。 １０１．２０１・・・整合フィルタ＜ＭＦ）、１０１ａ
、２０１ａ、２０５，４０１・・・５段のシフトレジス
タ、１０１ｂ、１０４ｂ、２０１ｂ。 ２０４ｂ、２０６，４０２・・・乗算器、１０１ｃ。 ２０１ｃ、２０７，４０３・・・加算器、１０２゜２０
２．４０４・・・判定帰還形等化器（ＤＦＥ＞、１０３
．４０５・・・相関器、１０４，２０４・・・制御回路
１０４ａ、２０４ａ・・・制御器、２０３・・・遅延
素子、２０９・・・タップ係数演算回路。
Claims (2)
- （１）トランスバーサルフィルタで構成されており受信
信号を入力する整合フィルタと、該整合フィルタの出力
信号を入力する判定帰還形等化器と、該判定帰還形等化
器から出力される判定信号と前記整合フィルタの各タッ
プ上の受信信号との相関を取る相関器と、該相関器から
出力される相関値より伝送系のインパルス応答を監視し
この監視により得られたインパルス応答状態に対応して
前記相関値に重み係数を乗じたものを前記整合フィルタ
の各タップ係数として出力する制御回路とを備えること
を特徴とする適応受信機。 - （２）トランスバーサルフィルタで構成されており受信
信号を入力する整合フィルタと、該整合フィルタの出力
信号を入力する判定帰還形等化器と、該判定帰還形等化
器から出力される判定信号を入力する前記整合フィルタ
と同じ構成のトランスバーサルフィルタと、前記受信信
号に遅延を与える遅延素子と、前記トランスバーサルフ
ィルタの出力信号と前記遅延素子の出力信号との差を取
って誤差信号を生成する減算器と、該減算器から出力さ
れる誤差信号と前記判定信号とから前記誤差信号が最小
となるような前記トランスバーサルフィルタのタップ係
数を演算するタップ係数演算回路と、該タップ係数演算
回路が生成するタップ係数より得られるインパルス応答
状態に対応して前記タップ係数に重み係数を乗じたもの
を前記整合フィルタの各タップ係数として出力する制御
回路とを備えることを特徴とする適応受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188318A JPH0770947B2 (ja) | 1990-07-17 | 1990-07-17 | 適応受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188318A JPH0770947B2 (ja) | 1990-07-17 | 1990-07-17 | 適応受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477106A true JPH0477106A (ja) | 1992-03-11 |
| JPH0770947B2 JPH0770947B2 (ja) | 1995-07-31 |
Family
ID=16221508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188318A Expired - Lifetime JPH0770947B2 (ja) | 1990-07-17 | 1990-07-17 | 適応受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770947B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0609828A2 (en) * | 1993-02-02 | 1994-08-10 | Nec Corporation | Adaptive matched filter |
| JPH06311058A (ja) * | 1993-04-23 | 1994-11-04 | Nec Corp | 適応受信機 |
| EP0675608A2 (en) * | 1994-03-28 | 1995-10-04 | Nec Corporation | Method and apparatus for controlling tap coefficients of an adaptive matched filter in an automatic equaliser |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462011A (en) * | 1987-09-01 | 1989-03-08 | Nippon Telegraph & Telephone | Correlation noise suppression circuit |
| JPS6471209A (en) * | 1987-09-11 | 1989-03-16 | Nec Corp | Automatic equalizer |
-
1990
- 1990-07-17 JP JP2188318A patent/JPH0770947B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462011A (en) * | 1987-09-01 | 1989-03-08 | Nippon Telegraph & Telephone | Correlation noise suppression circuit |
| JPS6471209A (en) * | 1987-09-11 | 1989-03-16 | Nec Corp | Automatic equalizer |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0609828A2 (en) * | 1993-02-02 | 1994-08-10 | Nec Corporation | Adaptive matched filter |
| EP0609828A3 (en) * | 1993-02-02 | 1994-10-05 | Nec Corp | Adaptive, signal-adapted filter. |
| US5394110A (en) * | 1993-02-02 | 1995-02-28 | Nec Corporation | Demodulation system having adaptive matched filter and decision feedback equalizer |
| JPH06311058A (ja) * | 1993-04-23 | 1994-11-04 | Nec Corp | 適応受信機 |
| EP0675608A2 (en) * | 1994-03-28 | 1995-10-04 | Nec Corporation | Method and apparatus for controlling tap coefficients of an adaptive matched filter in an automatic equaliser |
| US5668832A (en) * | 1994-03-28 | 1997-09-16 | Nec Corporation | Automatic equalizer for removing inter-code interference with fading and method of controlling tap coefficients thereof |
| EP0675608A3 (en) * | 1994-03-28 | 2000-09-13 | Nec Corporation | Method and apparatus for controlling tap coefficients of an adaptive matched filter in an automatic equaliser |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770947B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119401A (en) | Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response | |
| JP2885612B2 (ja) | 干渉波除去装置 | |
| US7421021B2 (en) | Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control | |
| US6285709B1 (en) | Error filtering in a hybrid equalizer system | |
| US20070258517A1 (en) | Adaptive error slicer and residual intersymbol interference estimator | |
| Smalley | Equalization concepts: a tutorial | |
| US4633482A (en) | Method of and arrangement for determining the optimum position of the reference tap of an adaptive equalizer | |
| JPH0590904A (ja) | 制御信号発生回路 | |
| US6430287B1 (en) | Combined parallel adaptive equalizer/echo canceller | |
| JP4542775B2 (ja) | 判定帰還型等化器における帰還ループ遅延に関連する性能損失を軽減する回路及び方法 | |
| JPH09186634A (ja) | データ受信装置 | |
| US5159565A (en) | Method for the determination of fir filter coefficients in equalizers | |
| JPH0477106A (ja) | 適応受信機 | |
| US6349112B1 (en) | Adaptive equalizer compensating signal distortion on transmission path | |
| US20020027953A1 (en) | Low-complexity blind equalizer | |
| JP2503715B2 (ja) | 適応受信機 | |
| EP1801963B1 (en) | Detecting and correcting I/Q crosstalk in complex quadrature-modulated signals | |
| JPH0831820B2 (ja) | 判定帰還形等化器 | |
| JP2595282B2 (ja) | 判定帰還形等化器 | |
| US7200221B2 (en) | Methods and systems for providing multi-path echo cancellation | |
| JP2943512B2 (ja) | 適応受信機 | |
| JPS59139717A (ja) | 自動等化器 | |
| JPH03284014A (ja) | 判定帰還形等化器 | |
| JP2773550B2 (ja) | レーダー干渉波除去装置 | |
| JPH0435545A (ja) | 干渉波除去装置 |