JPH06311058A - 適応受信機 - Google Patents
適応受信機Info
- Publication number
- JPH06311058A JPH06311058A JP9733193A JP9733193A JPH06311058A JP H06311058 A JPH06311058 A JP H06311058A JP 9733193 A JP9733193 A JP 9733193A JP 9733193 A JP9733193 A JP 9733193A JP H06311058 A JPH06311058 A JP H06311058A
- Authority
- JP
- Japan
- Prior art keywords
- output
- filter
- tap
- matched filter
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 残留誤差によるＢＥＲ特性の劣化を軽減する
ことができる適応受信機を提供する。 【構成】 受信信号のＳ／Ｎを最大とするトランスバー
サルフィルタで構成された整合フィルタ１０１と、この
整合フィルタ１０１の出力から判定帰還等化により符号
間干渉を除去して出力判定信号を生じる判定帰還型の等
化器１０２と、前記出力判定信号と整合フィルタ１０１
の各タップ上の受信信号との相関を取る相関器１０４
と、これらの相関器１０４の出力する相関値の時間平均
をとるループフィルタ１０５と、これらのループフィル
タ１０５の出力レベルが一定値以上である場合にのみ前
記整合フィルタ１０１に各タップ係数を与える制御手段
とを備える。
ことができる適応受信機を提供する。 【構成】 受信信号のＳ／Ｎを最大とするトランスバー
サルフィルタで構成された整合フィルタ１０１と、この
整合フィルタ１０１の出力から判定帰還等化により符号
間干渉を除去して出力判定信号を生じる判定帰還型の等
化器１０２と、前記出力判定信号と整合フィルタ１０１
の各タップ上の受信信号との相関を取る相関器１０４
と、これらの相関器１０４の出力する相関値の時間平均
をとるループフィルタ１０５と、これらのループフィル
タ１０５の出力レベルが一定値以上である場合にのみ前
記整合フィルタ１０１に各タップ係数を与える制御手段
とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、適応受信機に関し、特
に、マルチパスフェージング伝搬で生じた波形歪の除去
に適する適応受信機に関する。
に、マルチパスフェージング伝搬で生じた波形歪の除去
に適する適応受信機に関する。
【０００２】
【従来の技術】図３を参照してマルチパスフェージング
回線で生じる波形歪を除去する従来のこの種の適応受信
機を説明する。この適応受信機は、入力端子１１０から
受信信号を受けるトランスバーサルフィルタ型の整合フ
ィルタ１０１と、この整合フィルタ１０１の出力より符
号間干渉を除去する判定帰還型の等化器１０２と、出力
端子１２０に出力判定信号Ａｎを生じる復調器１０３
と、ｎ個の相関器１０４とを含む。整合フィルタ１０１
は、タップ付き遅延素子を構成するｎ段のシフトレジス
タ１０１ａと、ｎ個の乗算器１０１ｂと、加算器１０１
ｃとを含む。
回線で生じる波形歪を除去する従来のこの種の適応受信
機を説明する。この適応受信機は、入力端子１１０から
受信信号を受けるトランスバーサルフィルタ型の整合フ
ィルタ１０１と、この整合フィルタ１０１の出力より符
号間干渉を除去する判定帰還型の等化器１０２と、出力
端子１２０に出力判定信号Ａｎを生じる復調器１０３
と、ｎ個の相関器１０４とを含む。整合フィルタ１０１
は、タップ付き遅延素子を構成するｎ段のシフトレジス
タ１０１ａと、ｎ個の乗算器１０１ｂと、加算器１０１
ｃとを含む。
【０００３】前記相関器１０４は復調器１０３の判定出
力信号Ａｎとシフトレジスタ１０１ａの各タップ上の受
信信号との相関を取ることにより、整合フィルタ１０１
のｎ個のタップ係数Ｗ（Ｗ0 〜Ｗn-1 ）を求める。これ
らのタップ係数Ｗは伝送系のインパルス応答の時間反転
で複素共役となっている。すなわちシフトレジスタ１０
１ａ上の受信信号は伝搬路のフェージングの影響によ
り、時間軸上にパワーが分散しているが、乗算器１０１
ｂと加算器１０１ｃにより、上記ｎ個のタップ係数Ｗと
畳み込まれて整合フィルタリングが行われ、基準タップ
を中心にして左右対称にパワーを集束させる。この整合
フィルタ１０１の出力が等化器１０２に通され、等化器
１０２はこの出力について判定帰還等化を行い、受信信
号の符号間干渉除去が行われる。
力信号Ａｎとシフトレジスタ１０１ａの各タップ上の受
信信号との相関を取ることにより、整合フィルタ１０１
のｎ個のタップ係数Ｗ（Ｗ0 〜Ｗn-1 ）を求める。これ
らのタップ係数Ｗは伝送系のインパルス応答の時間反転
で複素共役となっている。すなわちシフトレジスタ１０
１ａ上の受信信号は伝搬路のフェージングの影響によ
り、時間軸上にパワーが分散しているが、乗算器１０１
ｂと加算器１０１ｃにより、上記ｎ個のタップ係数Ｗと
畳み込まれて整合フィルタリングが行われ、基準タップ
を中心にして左右対称にパワーを集束させる。この整合
フィルタ１０１の出力が等化器１０２に通され、等化器
１０２はこの出力について判定帰還等化を行い、受信信
号の符号間干渉除去が行われる。
【０００４】この受信機は電子通信学会、通信方式研究
会１９７９年２月（ＣＳ７８−２０３）に“マルチパス
伝送路における適応受信方式”として提案されており、
厳しいマルチパスフェージング回線となる見通し外通信
にすでに実用化されている。
会１９７９年２月（ＣＳ７８−２０３）に“マルチパス
伝送路における適応受信方式”として提案されており、
厳しいマルチパスフェージング回線となる見通し外通信
にすでに実用化されている。
【０００５】
【発明が解決しようとする課題】ここで、従来の適応受
信機においては、タップ係数Ｗは変動する伝搬路のイン
パルス応答を適応的に推定したものであり、それを求め
る修正係数はループフィルタ１０５のバンドで決まる。
すなわち、ビットレートによらず一定の修正係数を得る
ためには、低速になるほほどループバンドを狭くする必
要がある。
信機においては、タップ係数Ｗは変動する伝搬路のイン
パルス応答を適応的に推定したものであり、それを求め
る修正係数はループフィルタ１０５のバンドで決まる。
すなわち、ビットレートによらず一定の修正係数を得る
ためには、低速になるほほどループバンドを狭くする必
要がある。
【０００６】一方、整合フィルタ１０１では受信信号と
タップ係数Ｗとの畳み込みにより判定出力信号Ａｎのキ
ャリヤを基準としてキャリヤ同期をとっている。そのた
めループフィルタ１０５のバンドは送受信装置の周波数
差をカバーできる帯域が必要となる。従って、ループバ
ンドはビットレートが低速の場合、送受の周波数差によ
る条件で決まるバンドより狭くできないため、修正係数
が大きくなることになり残留誤差が増大するという問題
がある。
タップ係数Ｗとの畳み込みにより判定出力信号Ａｎのキ
ャリヤを基準としてキャリヤ同期をとっている。そのた
めループフィルタ１０５のバンドは送受信装置の周波数
差をカバーできる帯域が必要となる。従って、ループバ
ンドはビットレートが低速の場合、送受の周波数差によ
る条件で決まるバンドより狭くできないため、修正係数
が大きくなることになり残留誤差が増大するという問題
がある。
【０００７】また、整合フィルタに必要なタップ数は伝
搬路の遅延プロファイルによる。すなわち、パワーが時
間軸上に広く分散している回線ほどタップ数を多く必要
とし、上記の理由により残留誤差による雑音が増加しＢ
ＥＲ特性が劣化することになるという問題がある。
搬路の遅延プロファイルによる。すなわち、パワーが時
間軸上に広く分散している回線ほどタップ数を多く必要
とし、上記の理由により残留誤差による雑音が増加しＢ
ＥＲ特性が劣化することになるという問題がある。
【０００８】本発明の課題は、この残留誤差によるＢＥ
Ｒ特性の劣化を軽減することができる適応受信機を提供
することにある。
Ｒ特性の劣化を軽減することができる適応受信機を提供
することにある。
【０００９】
【課題を解決するための手段】本発明によれば、受信信
号のＳ／Ｎを最大とするトランスバーサルフィルタで構
成された整合フィルタと、前記整合フィルタの出力から
判定帰還等化により符号間干渉を除去して出力判定信号
を生じる判定帰還型の等化器と、前記出力判定信号と前
記整合フィルタの各タップ上の受信信号との相関を取る
相関器と、前記相関器の出力する相関値の時間平均をと
るループフィルタと、前記ループフィルタの出力レベル
が一定値以上である場合にのみ前記整合フィルタに各タ
ップ係数を与える制御手段とを備えることを特徴とする
適応受信機がえられる。
号のＳ／Ｎを最大とするトランスバーサルフィルタで構
成された整合フィルタと、前記整合フィルタの出力から
判定帰還等化により符号間干渉を除去して出力判定信号
を生じる判定帰還型の等化器と、前記出力判定信号と前
記整合フィルタの各タップ上の受信信号との相関を取る
相関器と、前記相関器の出力する相関値の時間平均をと
るループフィルタと、前記ループフィルタの出力レベル
が一定値以上である場合にのみ前記整合フィルタに各タ
ップ係数を与える制御手段とを備えることを特徴とする
適応受信機がえられる。
【００１０】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例を示すブロック図であ
る。図２は従来の適応受信機と本発明との適応受信機と
の動作比較のための回路図である。
する。図１は本発明の一実施例を示すブロック図であ
る。図２は従来の適応受信機と本発明との適応受信機と
の動作比較のための回路図である。
【００１１】図１に示す実施例は、図３に示す実施例に
おける同一の参照符号を付された構成要素を有してい
る。図１の実施例は、各ループフィルタ１０５に接続さ
れているレベル検出器１０６および前記ループフィルタ
１０５とレベル検出器１０６に接続されている切替スイ
ッチ１０７とを有している。この切替スイッチ１０７
は、前記ループフィルタ１０５と前記整合フィルタ１０
１との間に接続さている。
おける同一の参照符号を付された構成要素を有してい
る。図１の実施例は、各ループフィルタ１０５に接続さ
れているレベル検出器１０６および前記ループフィルタ
１０５とレベル検出器１０６に接続されている切替スイ
ッチ１０７とを有している。この切替スイッチ１０７
は、前記ループフィルタ１０５と前記整合フィルタ１０
１との間に接続さている。
【００１２】図１において、シフトレジスタ１０１ａは
通常シンボル間隔ＴあるいはＴ／２に設定され、特にＴ
／２に設定された場合は整合フィルタ１０１は整合フィ
ルタリングの他にタイミング制御機能も有することにな
る。ここで、送信シンボル列をａn （ｎ＝−∞…＋
∞）、整合フィルタ１０１に入力されるまでの伝送系の
インパルス応答の離散値をｈn とすると、受信信号の離
散値ｒn は、次の数１で表わされる。
通常シンボル間隔ＴあるいはＴ／２に設定され、特にＴ
／２に設定された場合は整合フィルタ１０１は整合フィ
ルタリングの他にタイミング制御機能も有することにな
る。ここで、送信シンボル列をａn （ｎ＝−∞…＋
∞）、整合フィルタ１０１に入力されるまでの伝送系の
インパルス応答の離散値をｈn とすると、受信信号の離
散値ｒn は、次の数１で表わされる。
【００１３】
【数１】
【００１４】シフトレジスタ１０１ａがＴ間隔の場合、
シフトレジスタ１０１ａの各段（タップＷ0 ，Ｗ1 ，Ｗ
2 …Ｗn-2 ，Ｗn-1 ）に上記受信信号ｒn+1 ，ｒn+2 ，
ｒn-3 …ｒ1 ，ｒ0 がそれぞれ分布する。ＤＥＭ１０３
の判定出力がａn （）の時、１０１ａのＷ0 タップ，Ｗ
1 タップ，Ｗ2 タップ，…，Ｗn-2 タップ，Ｗn-1 タッ
プ上の受信信号ｒn-1 ，ｒn-2 ，ｒn-3 ，…，ｒ1 ，ｒ
0 はそれぞれ次の数２，数３，数４，数５，数６で表わ
される。
シフトレジスタ１０１ａの各段（タップＷ0 ，Ｗ1 ，Ｗ
2 …Ｗn-2 ，Ｗn-1 ）に上記受信信号ｒn+1 ，ｒn+2 ，
ｒn-3 …ｒ1 ，ｒ0 がそれぞれ分布する。ＤＥＭ１０３
の判定出力がａn （）の時、１０１ａのＷ0 タップ，Ｗ
1 タップ，Ｗ2 タップ，…，Ｗn-2 タップ，Ｗn-1 タッ
プ上の受信信号ｒn-1 ，ｒn-2 ，ｒn-3 ，…，ｒ1 ，ｒ
0 はそれぞれ次の数２，数３，数４，数５，数６で表わ
される。
【００１５】
【数２】
【００１６】
【数３】
【００１７】
【数４】
【００１８】
【数５】
【００１９】
【数６】
【００２０】従って、相関器１０４により、復調器１０
３の判定出力ａn （バー）とシフトレジスタ１０１ａの
各タップ内容との相関を取ることにより、インパルス応
答離散値ｈi を得ることができる。これらタップ係数は
伝送系のインパルス応答と複素共役および時間反転の関
係になっている。相関器１０４出力は、ループフィルタ
１０５にて時間平均され、レベル検出器１０６で制御さ
れる切替スイッチ１０７に入力される。この切替スイッ
チ１０７がすべてＯＮの場合、相関器１０４の出力はそ
れぞれ整合フィルタ１０１のタップ係数Ｗ0 ，Ｗ1 ，Ｗ
2 …Ｗn-2 ，Ｗn-1 として乗算器１０１ｂに供給され、
整合フィルタ１０１は受信信号と畳み込むことにより整
合フィルタリングを行なう。
３の判定出力ａn （バー）とシフトレジスタ１０１ａの
各タップ内容との相関を取ることにより、インパルス応
答離散値ｈi を得ることができる。これらタップ係数は
伝送系のインパルス応答と複素共役および時間反転の関
係になっている。相関器１０４出力は、ループフィルタ
１０５にて時間平均され、レベル検出器１０６で制御さ
れる切替スイッチ１０７に入力される。この切替スイッ
チ１０７がすべてＯＮの場合、相関器１０４の出力はそ
れぞれ整合フィルタ１０１のタップ係数Ｗ0 ，Ｗ1 ，Ｗ
2 …Ｗn-2 ，Ｗn-1 として乗算器１０１ｂに供給され、
整合フィルタ１０１は受信信号と畳み込むことにより整
合フィルタリングを行なう。
【００２１】ここで、レベル検出器１０６では常時ルー
プフィルタ１０５の出力レベルを監視しており、それが
しきい値以上の場合は、切替スイッチ１０７をＯＮとし
乗算器１０１ｂに与え、しきい値以下の場合にはＯＦＦ
とし、そのタップを使用しないことで整合フィルタ１０
１の残留誤差による背景雑音が増加を抑圧でき、ＢＥＲ
特性の劣化を軽減できる。
プフィルタ１０５の出力レベルを監視しており、それが
しきい値以上の場合は、切替スイッチ１０７をＯＮとし
乗算器１０１ｂに与え、しきい値以下の場合にはＯＦＦ
とし、そのタップを使用しないことで整合フィルタ１０
１の残留誤差による背景雑音が増加を抑圧でき、ＢＥＲ
特性の劣化を軽減できる。
【００２２】図２はレベル検出器１０６の構成を示す回
路図である。リアルポート２０１およびイマジナリポー
ト２０２より入力された各相関器１０４の出力は２乗回
路２０３ａ，２０３ｂにて２乗され、加算器２０４にて
加算され、レベル比較器２０５にて加算器２０４の出力
と、レベル設定器２０６の出力とを比較し、切替スイッ
チ１０７へＯＮまたはＯＦＦの制御信号を送出する。
路図である。リアルポート２０１およびイマジナリポー
ト２０２より入力された各相関器１０４の出力は２乗回
路２０３ａ，２０３ｂにて２乗され、加算器２０４にて
加算され、レベル比較器２０５にて加算器２０４の出力
と、レベル設定器２０６の出力とを比較し、切替スイッ
チ１０７へＯＮまたはＯＦＦの制御信号を送出する。
【００２３】
【発明の効果】本発明は、常に変動している伝搬路の状
況に適応してタップ係数レベルの小さいタップは使用し
ないよう制御することで、整合フィルタの背景雑音によ
るＢＥＲ特性の劣化を軽減することができる。
況に適応してタップ係数レベルの小さいタップは使用し
ないよう制御することで、整合フィルタの背景雑音によ
るＢＥＲ特性の劣化を軽減することができる。
【図１】本発明による一実施例を示すブロック図であ
る。
る。
【図２】本発明の一実施例におけるレベル検出器の一実
施例を示す回路図である。
施例を示す回路図である。
【図３】従来の適応受信機の一例を示すブロック図であ
る。
る。
１０１ 整合フィルタ １０１ａ シフトレジスタ １０１ｂ 乗算器 １０１ｃ 加算器 １０２ 判定帰還型等化器（ＤＦＥ） １０３ 復調器（ＤＥＭ） １０４ 相関器 １０５ ループフィルタ １０６ レベル検出器 １０７ 切替スイッチ ２０１ リアルポート ２０２ イマジナリポート ２０３ａ，２０３ｂ ２乗回路 ２０４ 加算器 ２０５ レベル比較器 ２０６ レベル設定器
Claims (2)
- 【請求項１】 受信信号のＳ／Ｎを最大とするトランス
バーサルフィルタで構成された整合フィルタと、前記整
合フィルタの出力から判定帰還等化により符号間干渉を
除去して出力判定信号を生じる判定帰還型の等化器と、
前記出力判定信号と前記整合フィルタの各タップ上の受
信信号との相関を取る相関器と、前記相関器の出力する
相関値の時間平均をとるループフィルタと、前記ループ
フィルタの出力レベルが一定値以上である場合にのみ前
記整合フィルタに各タップ係数を与える制御手段とを備
えることを特徴とする適応受信機。 - 【請求項２】 請求項１に記載の適応受信機において、
前記制御手段は、前記ループフィルタの出力レベルを監
視するレベル検出器と、前記ループフィルタと前記整合
フィルタとの間に接続された切替スイッチとを有し、前
記ループフィルタの出力レベルが一定値以上であること
を前記レベル検出器が検出した場合にのみ前記切替スイ
ッチをＯＮとすることを特徴とする適応受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9733193A JPH06311058A (ja) | 1993-04-23 | 1993-04-23 | 適応受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9733193A JPH06311058A (ja) | 1993-04-23 | 1993-04-23 | 適応受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311058A true JPH06311058A (ja) | 1994-11-04 |
Family
ID=14189511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9733193A Pending JPH06311058A (ja) | 1993-04-23 | 1993-04-23 | 適応受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311058A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104546A (en) * | 1980-01-24 | 1981-08-20 | Toshiba Corp | Eliminating device of undesired signal |
| JPH0477106A (ja) * | 1990-07-17 | 1992-03-11 | Nec Corp | 適応受信機 |
-
1993
- 1993-04-23 JP JP9733193A patent/JPH06311058A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104546A (en) * | 1980-01-24 | 1981-08-20 | Toshiba Corp | Eliminating device of undesired signal |
| JPH0477106A (ja) * | 1990-07-17 | 1992-03-11 | Nec Corp | 適応受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0755141B1 (en) | Adaptive decision feedback equalization for communication systems | |
| JP5254388B2 (ja) | チャネル推定を使用する適応イコライザーを備えた通信受信機 | |
| CA2186329C (en) | Device and method for data signal detection in the presence of distortion and interference in communication systems | |
| US5930296A (en) | Low-complexity bidirectional equalizer | |
| US7190721B2 (en) | Error convergence measurement circuit for providing convergence of a filter | |
| EP0615347B1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| US7675967B2 (en) | Training-while-working data communications | |
| JP2669393B2 (ja) | 干渉波除去装置 | |
| EP0512712B1 (en) | Equaliser, operable in decision-feedback or fractional modes | |
| JPH06232774A (ja) | 復調システム | |
| JP4559409B2 (ja) | レーキベースの適応イコライザーを有した通信受信機 | |
| JPH09186634A (ja) | データ受信装置 | |
| CA2061930C (en) | Adaptive matched pre-filtering of a decision feedback equalized input | |
| JP2833609B2 (ja) | 判定帰還形自動等化器 | |
| EP0757456B1 (en) | Diversity receivers | |
| US7356105B1 (en) | Method and system for providing maximum likelihood detection with decision feedback interference cancellation | |
| JP2616152B2 (ja) | 自動等化器 | |
| JP2503715B2 (ja) | 適応受信機 | |
| JP3844951B2 (ja) | 受信機および適応等化処理方法 | |
| US5530721A (en) | Equalizer and terminal device for mobile communications | |
| GB2362077A (en) | Precoder for data transmission with stability monitor | |
| JPH06311058A (ja) | 適応受信機 | |
| JPH0738560B2 (ja) | 自動等化器 | |
| JP3424816B2 (ja) | ダイバーシチ受信機及びダイバーシチ受信制御方法 | |
| US7031414B2 (en) | Combined feedforward filter for a decision feedback equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960109 |