JPH02140935A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02140935A JPH02140935A JP29509588A JP29509588A JPH02140935A JP H02140935 A JPH02140935 A JP H02140935A JP 29509588 A JP29509588 A JP 29509588A JP 29509588 A JP29509588 A JP 29509588A JP H02140935 A JPH02140935 A JP H02140935A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bump electrode
- recess
- bonded
- upper face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 239000010953 base metal Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバンプ電極を備える半
導体装置に関する。
導体装置に関する。
従来、バンプ電極を備える半導体装置では、第１３図に
一部を示すように、半導体基板上の絶縁膜２１上にバリ
アメタル２２を介して金等のバンプ電極２３を形成して
いる。このバンプ電極２３はめっき法により形成するこ
とが多く、このため、バンプ電極２３の上面は球面に近
い突状をした面として形成されている。
一部を示すように、半導体基板上の絶縁膜２１上にバリ
アメタル２２を介して金等のバンプ電極２３を形成して
いる。このバンプ電極２３はめっき法により形成するこ
とが多く、このため、バンプ電極２３の上面は球面に近
い突状をした面として形成されている。
上述した従来のバンプ電極は、上面が突状であるため、
この上にリード等をボンディングする際には、リードに
加えられる圧着力の方向とバンプ電極上面形状によって
、リードに横方向の力が作用することがある。このため
、このずれ力によってリードが位置ずれを起こし、リー
ドをバンプ電極の中心位置に正しくボンディングするこ
とができないことがある。極端な場合にはリードがバン
プ電極の端部にボンディングされ、接触抵抗が増大して
半導体装置の特性を劣化させる。また、場合によっては
、リードが隣接する他のバンプ電極に接触して短絡事故
を起こすこともある。
この上にリード等をボンディングする際には、リードに
加えられる圧着力の方向とバンプ電極上面形状によって
、リードに横方向の力が作用することがある。このため
、このずれ力によってリードが位置ずれを起こし、リー
ドをバンプ電極の中心位置に正しくボンディングするこ
とができないことがある。極端な場合にはリードがバン
プ電極の端部にボンディングされ、接触抵抗が増大して
半導体装置の特性を劣化させる。また、場合によっては
、リードが隣接する他のバンプ電極に接触して短絡事故
を起こすこともある。
本発明はバンプ電極に対してリードを正しくボンディン
グすることを可能にしたバンプ電極を備える半導体装置
を提供することを目的とする。
グすることを可能にしたバンプ電極を備える半導体装置
を提供することを目的とする。
本発明の半導体装置は、半導体基板上に形成して上面に
リードをボンディングするバンプ電極の上面に、該リー
ドの一部を嵌入させる凹陥部を形成した構成としている
。
リードをボンディングするバンプ電極の上面に、該リー
ドの一部を嵌入させる凹陥部を形成した構成としている
。
上述した構成では、ボンディングされるリードはバンプ
電極の凹陥部に嵌入されることで位置決めが行われ、リ
ードを正確な位置にボンディングすることが可能となる
。
電極の凹陥部に嵌入されることで位置決めが行われ、リ
ードを正確な位置にボンディングすることが可能となる
。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示しており、バンプ電極
の平面図である。また、第１図のＡ−Ａ線、Ｂ−Ｂ線の
各断面図を夫々第２図、第３図に示している。
の平面図である。また、第１図のＡ−Ａ線、Ｂ−Ｂ線の
各断面図を夫々第２図、第３図に示している。
これらの図において、半導体基板上の絶縁膜１上にはリ
ード５の長さ方向に沿った凹部１ａを形成しており、こ
の凹部１ａ上にＴｉＷ等のバリアメタル２を形成し、更
にこの上に金からなるバンプ電極３を形成している。こ
のバンプ電極３は、平面形状を略正方形に形成するとと
もに、その上面を略平坦に形成しているが、その縦方向
の略中央１／３の領域は横方向に向けて帯状に凹陥部４
を形成して凹ませている。この凹陥部４の平面形状は前
記凹部１ａに対応した形状となり、その寸法はボンディ
ングするリード５の幅寸法に略等しいか、これよりも若
干大きくしている。
ード５の長さ方向に沿った凹部１ａを形成しており、こ
の凹部１ａ上にＴｉＷ等のバリアメタル２を形成し、更
にこの上に金からなるバンプ電極３を形成している。こ
のバンプ電極３は、平面形状を略正方形に形成するとと
もに、その上面を略平坦に形成しているが、その縦方向
の略中央１／３の領域は横方向に向けて帯状に凹陥部４
を形成して凹ませている。この凹陥部４の平面形状は前
記凹部１ａに対応した形状となり、その寸法はボンディ
ングするリード５の幅寸法に略等しいか、これよりも若
干大きくしている。
この構成によれば、第２図及び第３図から判るように、
ボンディングするリード５をバンプ電極３の上面に接触
させる際に、リード５は凹陥部４内に嵌入され、その位
置が固定される。したがって、この後に偏倚した力がリ
ード５に加えられても、リード５が平面縦方向にずれる
ことはなく、リード５をバンプ電極３の中央位置に正し
くボンディングすることが可能となる。なお、リード５
は断面形状が多少逆テーパ状となるように形成すること
が好ましい。
ボンディングするリード５をバンプ電極３の上面に接触
させる際に、リード５は凹陥部４内に嵌入され、その位
置が固定される。したがって、この後に偏倚した力がリ
ード５に加えられても、リード５が平面縦方向にずれる
ことはなく、リード５をバンプ電極３の中央位置に正し
くボンディングすることが可能となる。なお、リード５
は断面形状が多少逆テーパ状となるように形成すること
が好ましい。
第４図（ａ）乃至（ｅ）は、前記したバンプ電極３の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
先ず、第４図（ａ）のように、半導体基板上の絶縁膜１
上に、後にバンプ電極に形成する凹陥部に略等しい開口
寸法を有するフォトレジスト１１を形成する。そして、
第４図（ｂ）のように、このフォトレジスト１１をマス
クにして絶縁膜１を浅くエツチングし、四部１ａを形成
する。
上に、後にバンプ電極に形成する凹陥部に略等しい開口
寸法を有するフォトレジスト１１を形成する。そして、
第４図（ｂ）のように、このフォトレジスト１１をマス
クにして絶縁膜１を浅くエツチングし、四部１ａを形成
する。
次いで、第４図（Ｃ）のように、フォトレジスト１１を
除去した後、凹部１ａを含む全面にバリアメタル２をス
パッタ形成する。更に、この上に第４図（ｄ）のように
、略バンプ電極に等しい寸法の開口を有するフォトレジ
スト１２を形成する。
除去した後、凹部１ａを含む全面にバリアメタル２をス
パッタ形成する。更に、この上に第４図（ｄ）のように
、略バンプ電極に等しい寸法の開口を有するフォトレジ
スト１２を形成する。
次に、第４図（ｅ）のように、前記フォトレジスト１２
をマスクにしてバリアメタル２上に金めつきを施し、バ
ンプ電極３を形成する。このバンプ電極３は上面に下地
の段差形状が略そのまま現れるため、図示のように中央
部に凹陥部４を存する形状に形成される。
をマスクにしてバリアメタル２上に金めつきを施し、バ
ンプ電極３を形成する。このバンプ電極３は上面に下地
の段差形状が略そのまま現れるため、図示のように中央
部に凹陥部４を存する形状に形成される。
その後、フォトレジスト１２を除去し、かつバンプ電極
３をマスクにしてバリアメタル２をエツチングすること
で、第１図乃至第３図に示す構造が完成される。
３をマスクにしてバリアメタル２をエツチングすること
で、第１図乃至第３図に示す構造が完成される。
第５図及び第６図は本発明の第２実施例を示す図であり
、第５図は平面図、第６図はそのＣ−Ｃ線に沿う断面図
である。
、第５図は平面図、第６図はそのＣ−Ｃ線に沿う断面図
である。
この実施例では、半導体基板上の絶縁膜１に形成する凹
部１ａは、バンプ電極３の横方向の一端を残して形成し
ている。したがってバンプ電極３の上面に形成される凹
陥部４Ａは、バンプ電極上面の一端部を残した領域に形
成される。このため、リード５は凹陥部４Ａによって幅
方向の位置決めが行われるとともに、リード先端部を凹
陥部４Ａの一端部に当接させることで、その長さ方向の
位置を正確に位置決めすることが可能となる。
部１ａは、バンプ電極３の横方向の一端を残して形成し
ている。したがってバンプ電極３の上面に形成される凹
陥部４Ａは、バンプ電極上面の一端部を残した領域に形
成される。このため、リード５は凹陥部４Ａによって幅
方向の位置決めが行われるとともに、リード先端部を凹
陥部４Ａの一端部に当接させることで、その長さ方向の
位置を正確に位置決めすることが可能となる。
第７図及び第８図は本発明の第３実施例を示す図であり
、第７図は平面図、第８図はそのＤ−Ｄ線に沿う断面図
である。
、第７図は平面図、第８図はそのＤ−Ｄ線に沿う断面図
である。
この実施例では、半導体基板上の絶縁膜１に形成する凹
部１ａは、バンプ電極３の横方向の両端を残して形成し
ている。したがってバンプ電極３の上面に形成される凹
陥部４Ｂは、バンプ電極上面の両端部を残した領域に形
成される。換言すれば、バンプ電極３の上面の中央部の
みに形成される。このため、リード５の先端下面に凹陥
部４Ｂに嵌合される突部５ａを形成しておけば、リード
５は凹陥部４Ｂによって幅方向及び長さ方向の位置が正
確に位置決めされることになる。
部１ａは、バンプ電極３の横方向の両端を残して形成し
ている。したがってバンプ電極３の上面に形成される凹
陥部４Ｂは、バンプ電極上面の両端部を残した領域に形
成される。換言すれば、バンプ電極３の上面の中央部の
みに形成される。このため、リード５の先端下面に凹陥
部４Ｂに嵌合される突部５ａを形成しておけば、リード
５は凹陥部４Ｂによって幅方向及び長さ方向の位置が正
確に位置決めされることになる。
第９図及び第１０図は本発明の第４実施例を示す図であ
り、第９図は平面図、第１０図はそのＥ−Ｅ線に沿う断
面図である。
り、第９図は平面図、第１０図はそのＥ−Ｅ線に沿う断
面図である。
この実施例では、半導体基板上の絶縁）Ｉｌｌに形成す
る凹部１ａはリード５の長さ方向と直角方向に形成して
いる。したがってバンプ電極３の上面に形成される凹陥
部４Ｃは、リード５の長さ方向と直角方向に形成される
。このため、リード５の先端下面に凹陥部４Ｃに嵌合さ
れる突部５ａを形成しておけば、リード５は凹陥部４Ｂ
によって長さ方向の位置が正確に位置決めされることに
なる。
る凹部１ａはリード５の長さ方向と直角方向に形成して
いる。したがってバンプ電極３の上面に形成される凹陥
部４Ｃは、リード５の長さ方向と直角方向に形成される
。このため、リード５の先端下面に凹陥部４Ｃに嵌合さ
れる突部５ａを形成しておけば、リード５は凹陥部４Ｂ
によって長さ方向の位置が正確に位置決めされることに
なる。
第１１図は本発明の第５実施例の断面図である。
この実施例では、絶縁膜１に凹部を形成する代わりに、
絶縁膜１上に形成したバリアメタル２上に下地メタル６
を形成し、この下地メタル６によって構成される段差を
利用してバンプ電極３の上面に凹陥部４を形成している
。
絶縁膜１上に形成したバリアメタル２上に下地メタル６
を形成し、この下地メタル６によって構成される段差を
利用してバンプ電極３の上面に凹陥部４を形成している
。
即ち、第１２図（ａ）及び（ｂ）に製造方法を示すよう
に、先ず、第１２図（ａ）のように、絶縁膜１上にバリ
アメタル２を形成する。その上で、下地メタル６を形成
する領域を開口したフォトレジスト１３を形成する。そ
して、このフォトレジスト１３をマスクにしてバンプ電
極と同じ金属の金をめっきすることにより、下地メタル
６を形成する。
に、先ず、第１２図（ａ）のように、絶縁膜１上にバリ
アメタル２を形成する。その上で、下地メタル６を形成
する領域を開口したフォトレジスト１３を形成する。そ
して、このフォトレジスト１３をマスクにしてバンプ電
極と同じ金属の金をめっきすることにより、下地メタル
６を形成する。
次いで、第１２図（ｂ）のように、前記フォトレジスト
１３を除去した後、予めてバンプ電極と略同じ寸法の開
口を有するフォトレジスト１４を形成し、このフォトレ
ジスト１４をマスクにして金めつきを施し、バンプ電極
３を形成する。このとき、フォトレジスト１４の開口内
に下地メタル６の一部が含まれるようにすれば、めっき
形成されるバンプ電極３の上面には、下地メタル６に対
応した形状の凹陥部４が形成される。
１３を除去した後、予めてバンプ電極と略同じ寸法の開
口を有するフォトレジスト１４を形成し、このフォトレ
ジスト１４をマスクにして金めつきを施し、バンプ電極
３を形成する。このとき、フォトレジスト１４の開口内
に下地メタル６の一部が含まれるようにすれば、めっき
形成されるバンプ電極３の上面には、下地メタル６に対
応した形状の凹陥部４が形成される。
この構成では、絶縁膜１に凹部を形成する必要がないた
め、凹部を形成することにより下地の半導体基板や配線
層が露呈してバンプ電極と短絡する事故が防止できる。
め、凹部を形成することにより下地の半導体基板や配線
層が露呈してバンプ電極と短絡する事故が防止できる。
以上説明したように本発明は、バンプ電極の上面にリー
ドの一部を嵌入させる凹陥部を形成しているので、リー
ドをバンプ電極の凹陥部に嵌入することで位置決めを行
なうことができ、バンプ電極の上面の所定位置に正しく
リードをボンディングすることができる効果がある。
ドの一部を嵌入させる凹陥部を形成しているので、リー
ドをバンプ電極の凹陥部に嵌入することで位置決めを行
なうことができ、バンプ電極の上面の所定位置に正しく
リードをボンディングすることができる効果がある。
第１図は本発明の第１実施例の要部の平面図、第２図は
第１図のＡ−Ａ線に沿う断面図、第３図は第１図のＢ−
Ｂ線に沿う断面図、第４図（ａ）乃至（ｅ）は第１図の
構成を製造する方法を工程順に示す断面図、第５図は本
発明の第２実施例の要部の平面図、第６図はそのＣ−Ｃ
線に沿う断面図、第７図は本発明の第３実施例の要部の
平面図、第８図はそのＤ−Ｄ線に沿う断面図、第９図は
本発明の第４実施例の要部の平面図、第１０図はそのＥ
−Ｅ線に沿う断面図、第１１図は本発明の第５実施例の
要部の断面図、第１２図（ａ）及び（ｂ）は第１Ｉ図の
構成を製造する方法を工程順に示す断面図、第１３図は
従来のバンプ電極の断面図である。 １・・・半導体基板上の絶縁膜、１ａ・・・凹部、２・
・・バリアメタル、３・・・バンプ電極、４．４Ａ、４
Ｂ。 ４Ｃ・・・凹陥部、５・・・リード、５ａ・・・突部、
６・・・下地メタル、１１〜１４・・・フォトレジスト
、２１・・・絶縁膜、１２・・・バリアメタル、１３・
・・バンプ電極。 第 図 二Ｂ 第 図 第４ 図 第４ 図 第５ 図 Ａ 第 図 第７ 図 Ｂ 第８ 図 第９ 図 Ｃ 第１θ図
第１図のＡ−Ａ線に沿う断面図、第３図は第１図のＢ−
Ｂ線に沿う断面図、第４図（ａ）乃至（ｅ）は第１図の
構成を製造する方法を工程順に示す断面図、第５図は本
発明の第２実施例の要部の平面図、第６図はそのＣ−Ｃ
線に沿う断面図、第７図は本発明の第３実施例の要部の
平面図、第８図はそのＤ−Ｄ線に沿う断面図、第９図は
本発明の第４実施例の要部の平面図、第１０図はそのＥ
−Ｅ線に沿う断面図、第１１図は本発明の第５実施例の
要部の断面図、第１２図（ａ）及び（ｂ）は第１Ｉ図の
構成を製造する方法を工程順に示す断面図、第１３図は
従来のバンプ電極の断面図である。 １・・・半導体基板上の絶縁膜、１ａ・・・凹部、２・
・・バリアメタル、３・・・バンプ電極、４．４Ａ、４
Ｂ。 ４Ｃ・・・凹陥部、５・・・リード、５ａ・・・突部、
６・・・下地メタル、１１〜１４・・・フォトレジスト
、２１・・・絶縁膜、１２・・・バリアメタル、１３・
・・バンプ電極。 第 図 二Ｂ 第 図 第４ 図 第４ 図 第５ 図 Ａ 第 図 第７ 図 Ｂ 第８ 図 第９ 図 Ｃ 第１θ図
Claims (1)
- １、半導体基板上にバンプ電極を突設し、このバンプ電
極の上面にリードをボンディングする半導体装置におい
て、前記バンプ電極の上面に、前記リードの一部を嵌入
させる凹陥部を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29509588A JPH02140935A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29509588A JPH02140935A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02140935A true JPH02140935A (ja) | 1990-05-30 |
Family
ID=17816238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29509588A Pending JPH02140935A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02140935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015125777A1 (ja) * | 2014-02-24 | 2015-08-27 | オリンパス株式会社 | 撮像装置および撮像装置の製造方法 |
-
1988
- 1988-11-22 JP JP29509588A patent/JPH02140935A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015125777A1 (ja) * | 2014-02-24 | 2015-08-27 | オリンパス株式会社 | 撮像装置および撮像装置の製造方法 |
| US20160358964A1 (en) * | 2014-02-24 | 2016-12-08 | Olympus Corporation | Image pickup apparatus and image pickup apparatus manufacturing method |
| JPWO2015125777A1 (ja) * | 2014-02-24 | 2017-03-30 | オリンパス株式会社 | 撮像装置および撮像装置の製造方法 |
| US9929201B2 (en) | 2014-02-24 | 2018-03-27 | Olympus Corporation | Image pickup apparatus and image pickup apparatus manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| JP2653179B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JPS59139636A (ja) | ボンデイング方法 | |
| JPH02140935A (ja) | 半導体装置 | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH10321651A (ja) | 半導体装置 | |
| JP2001015556A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH098202A (ja) | 集積回路のリードフレーム | |
| JPH06232317A (ja) | 多端子電子部品とその製造方法 | |
| JPH0330428A (ja) | 半導体装置の製造方法 | |
| JPH11111737A (ja) | 半導体装置 | |
| JPH06333929A (ja) | 半導体装置及びその製造方法 | |
| JPS63308330A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09181208A (ja) | 混成集積回路装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPS625650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0677229A (ja) | 高さ位置決めバンプ | |
| JPH0463434A (ja) | 半導体装置 | |
| JPH03174731A (ja) | 集積回路装置用バンプ電極およびその製造方法 | |
| JPH0494135A (ja) | 電界効果型トランジスタ | |
| JPH0945637A (ja) | 半導体装置の製造方法 |