JPH02138780A - 超電導トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は電界効果を利用した大電流古着の超電導トラン
ジスタに関する。

「従来の技術」 半導体の技術分野において、大容量の電流？高速にスイ
ッチングするための素子としては、サイリスタ、ＧＴＯ
−サイリスク、パワートランジスタパワーＭＯＳ・ＦＥ
Ｔなどが広く用いられている。

サイリスタ、ＧＴＯ−サイリスタ、パワートランジスタ
などは、ＩＫＡ級までの素子が作製されているが、これ
らの素子は、半導体ＰＮ接合での障壁電圧による損失を
避けることができないため、その導適時に大きな発熱や
電力損失が生じてしまい、また、スイッチング時間も３
０μｓｅｃ程度と遅い。

パワーＭＯＳ−ＦＥＴは、スイッチング時間が０．１゜
Ｓｅｃと高速になっているが、導通時の抵抗が大きく、
大容量化することができないため、数人程度の電流容量
のものしか提供されていない。

しかるに、従前よりも技術の進歩した現状では、大容量
電流、スイッチングの高速性、導通時の電力損失最小化
、電流遮断詩の完全電流遮断など、これらの特性のより
向トした素子が求められている。

このような要求に答えるべく、第３図〜第６図に例示の
超電導体を用いた素子がすでに提案されている。

第３図の素子は、ｎ−ＴｎＳｂ、ｒ＋−１ｎＡｓｃ７）
ごときｎ型の半導体１１上に、コヒーレンス長しく例：
０．５μｍ）の間隔をおいてＩｎ製のａＭ、導体からな
るソース電極１２、ドレイン電極１３が積層され、半導
体１１の下側にＳ　ｉ０２、Ｓ　ｉ３Ｎ４　などの絶縁
層１４を介してＡＩ製のゲート電極１５が設けられたも
のであり、さらに、！ト導体層１１と超電導体の画電極
１２．１３を電気的に絶縁するため、これらの間に、前
記絶縁層１４と同様の材料からなる絶縁層１６が配置ぶ
れている。

第３図の素子構造において、ゲート電極１５に電圧が印
加されていないときは、ソース電極１２とＥレイン電極
１３との近接効果により画電極１２．１３が導通し、ゲ
ー）７ｔｉＪ４ｉ１５に電圧が印加されているときは、
ソース電極１２、ドレイン電極１３間における半導体１
１のキャリア濃度を変え、これにより前記コヒーレンス
長りを変化させて、ソース電極１２、トレイン電極１３
間を非導通に制御する。

第４図の素子は、超電導体のソース電極１２、ドレイン
電極１３のある側にゲート電極１５が配置されているが
、これを除く他の構成は、第３図のものと同じ構成であ
る。

第４図の素子構造も、第３図に示したものと同様に動作
する。

第５図の素子は、半導体ｌｌ上において膜の薄い部分（
薄１漠部１７）を有する超電導体層１８が積層され、そ
の薄膜部１７の上に絶縁層１９を介して上部電極２０が
設けられ、半導体層１１の下側に下部′を極２１が設け
られている。

第５図の素子構造では、薄膜部（＝超電導体）１７への
半導体層の染みこみにより、その部分の超′准導体が非
超電導体になるので、第３図〜第４図において述へたと
同様、薄膜部１７で切り敲された両超電導体２２間の近
接効果による導通を、」−都電８ｉ２０、下部電極２１
への印加電圧により制御すべく動作する。

第６図の素子は、ＭｇＯからなる膜厚１００人の誘電体
層２３上に、Ｉｎ−ＴｎＯｘからなる４０人の超電導体
層２４が形成され、その誘電体層２３の下側にＡｌ製の
ゲート電極２５が設けられたものである。

第６図の素子構造では、ゲート電極２５に印加する電圧
Ｅにより、ゲート電８ｉ部分における超電導体層のキャ
リア濃度を変化させ、超電導体層の導電性を制御する。

この第６図の素子は、第３図〜第５図に示したものと比
較し、近接効果を利用しないので、超電導体間をコヒー
レンス長程度に設定するという制約を受けない。

丁発明が解決しようとする課題】 ４こ述した各従来技術は、いずれも、研究段階の発表で
あり、これらには、以下に述べる事項が解決すべき課題
として残されている。

第３図〜第５図に示す素子の場合、オン・オフの高速性
は得られるものの、制御される電流がトンネル電流とか
、ジョセフソン電流であるので、大容量電流の制御が困
難である。

しかも、超電導体間をコヒーレンス長以下に構成する制
約を受けるので、そのための微細加工が必要になる。

ちなみに、酸化物超電導体においては、コヒーレンス長
が全屈系超電導体の１／１０〜１／１００になるので、
１００Å以下の微細加工が必要となり、加工難度がきわ
めて高い。

第６図に示す素子は、半導体の電界効果トランジスタの
原理に似ており、この原理からすると超電導層に注入で
きる空乏層の量と、超電導体層のキャリア雀度とが、は
ぼ同程度であることを要し、使用できる材料は、Ｉｎ−
１ｎＯｘのごとき低キヤリア密度超電導体でなければな
らない。

これは、超電導体層を使用する際の臨界温度が低くなる
ことを意味する。

すなわち、素子として動作することのできる温度が低下
してしまい、たとえば、液体ヘリウム温度（４，２Ｋ）
を下回るなど、実用上の範囲から外れてしまう。

しかも、この低キヤリア密度性は、超電導体層の臨界輸
送電流の低下をも意味するので、素子としてスイッチン
グすることのできる電流が小さくなる。

第６図の素子において、空乏層の量を増加させようとし
ても、Ｉｎ−Ｉｎｋ×のごとき低キヤリア密度超電導体
は、アモルファスＩｎと酸化Ｉｎ結晶との混合相である
ので、この上に良質の絶縁層（誘′尼体層）を積層する
ことが困難であり、絶縁層のブレイクダウン（ｂｒｅａ
ｋ　ｄｏｗｎ）、印加できるゲート電圧の低下、空乏層
の注入量の悪化など、好ましくない忠態を惹き起こす。

本発明はこのような技術的課題に鑑み、ジョセンフソン
効果、近接効果を利用することなく、電界効果にて超電
導チャンネルの多数キャリアを直接制御することのでき
る、しかも、大容稙で製作の容易な超電導トランジスタ
を提供しようとするものである。

Ｔ課題を解決するための手段Ｊ 特定発明に係る超電導トランジスタは、所期のＹ］的を
達成するため、基板上にエピタキシャル成長された酸化
物超電導体層上に、ソース電極、ドレイン電極が配置さ
れているとともに、これら両電極間の超電導体層とに、
エピタキシャル成長された絶縁膜を介してゲート電極が
配置されており、上記における超電導体層の厚さをｄｃ
、超電導体層の誘電率をε、超電導体層のキャリア濃度
ｎ、超電導体層の禁制帯（ｆｏｒｂｉｄｄｅｎ　ｂａｎ
ｄ）幅に対Ｊεする電圧をＶｆ　とした場合、超電導体
層の厚さｄｏが、 ｄｃ≦「買１コ「い了７１ であることを特徴とする。

関連発明に係るａ主導トランジスタは、所期の目的を達
成するため、基板上にエピタキシャル成長された酸化物
Ｂ電導体層上に、ソース゛１「極、ドレイン電極が配置
されているとともに、当該両電極間の超電導体層の両面
上に、エピタキシャル成長された絶縁膜を介してゲート
電極が対抗して配置されており、上記におけるＭ１主導
体層の厚さをｃｉｃ、超電導体層の誘電率をε、超電導
体層のキャリア濃度をｎ、超電導体層の禁制帯（ｆｏｒ
ｂｉｄｄｅｎ　ｂａｎｄ）幅に対応する電圧をｖｆ　と
した場合超電導体層の厚さｄｃが、 ｃｔｃ≦２１ゴ７７ＶｉＺ１ であことを特徴とする。

１作用」 一般的な電界効果トランジスタは、電流通路の導電率を
第三電極（ゲート電極）により静電的に変化させて電流
を制御する。

それに対し、本発明の超電導トランジスタは、超電導体
チャンネル上を絶縁物の薄膜で覆い、その上に形成され
た金属電極にて超電導体層の導電率を変調する。

そのためには、電界効果により超電導体層に空乏層を形
成するための条件を明らかにする必要があるので、以下
、これについて説明する。

超電導トランジスタに印加すべきゲート電圧は、その一
部が絶縁膜に、その残りが超電導体層に印加される。

この際の印加電圧をｖ、ＪＪｉ電導体層の誘電率をε、
キャリア濃度をｎとすると、超電導体層の空乏層の厚さ
ｄは２下記の１式により与えられる。

ｄ＝ｒて７７７１７丁・・・・・・工 ここで、■が超電導体層の禁制帯（ｆｏｒｂｉｄｄｅｎ
ｂａｎｄ）幅に対応する電圧Ｖ（を越えると、超電導体
層表面には反転層が形成され１反転チャージ（電子の薄
い層）があられれるため、ＶはＶ〔以下でなければなら
ない。

したがって、超電導体チャンネルを完全に空乏化するた
めには、超電導体層の厚さｄ、について下記の１１式を
満足させればよく、ｄｃ　を厚くするためには、キャリ
ア濃度の小さいａ主導体が望ましことになる。

ｄｃ≦ｒ　（２εｖｒ　）　／　ｎ−−−−−−１１ち
なみに、ＹＢａＣｕＯ系の酸化物超電導体では、その禁
制帯幅が３ｅＶ程度であり、その誘電率を同類のペロブ
スカイト結晶と同等の２０ε０とし、そのキャリア濃度
を１０２’／ｃｍ３とすると、ｄ、は２５Å以下となる
。

この値は、下記のｍ式を満足させること、たとえば、超
電導体層の両面に絶縁膜を介してそれぞれゲート電極を
配置することにより、２倍にすることができる。

、ｄｃ≦２Ｆズ７１弯弓コ／ｎ・・・・・・■本発明に
係る超電導トランジスタにおいて、酸化物超電導層は、
高臨界温度をもっているだけでく、低キヤリア密度、高
臨界電流密度などの特性をも備えている。

本発明の超電導トランジスタにおいて、たとえば、絶縁
層、絶縁膜、超電導体層が、絶縁層−超電導体層−絶縁
膜のごとく積層されたとき、これは三層構造のプレーナ
型となり、これには、微細加重の必要がない。

これら三層が、エピタキシャル結晶成長法により積層形
成される場合、高臨界電流密度をもつ超電導体層が得ら
れるが、これよりも、むしろ、良質な絶縁膜が得られる
ため、大きなブレイクダウン電圧をもち、また、空乏層
を効率よく発生させることができる。

その結果、酸化物超電導体層は、大きな電界効果を発揮
する。

本発明の超゛」［導トランジスタを素子として動作させ
るためには、その超電導体層の厚さを上述した１１式、
■式のように設定することを要する。

本発明の超電導トランジスタは、超電導体層に流れる電
流が輸送電流であるので、第３図、第４図のごとき従来
例よりも大きな電流にてスイッチングすることができる
。

「実　施　例１ 本発明に係る超電導トランジスタの実施例につき、第１
図を参照して説明する。

Ｐ型Ｓｉ基板１−ｈには、ｎ型ＳｉからなるＩＡＬｍ厚
以下の下部ゲート２が、イオン注入により形成されてい
る。

ｆ部ゲート２を含むＰ型Ｓｉ基板１の上面には、格子整
合をとるため、ＭｇＡ　１２０４からなるバッファ絶縁
層３が、エピタキシャル成長により形成されており、バ
ッファ絶縁層３の上面には、　５ｒＴｉ０３からなる下
部ゲート絶縁膜４がエピタキシャル成長により形成され
ている。

下部ゲート絶縁膜４上には、ｊＩＢａ２ｃｕ３０６．　
ａからなる超電導膜５がエピタキシャル成長により形成
されており、超電導膜（層）５の上には、５ｒＴｉ０３
からなる上部ゲート絶縁膜６が形成されている。

上部ゲート絶縁膜６には、オーミックなＡｇ電極からな
るソース電極７ａとドレイン電極７ｂとが形成されてお
り、これら電極７ａ、７ｂ間が所要のチャンネル長（幅
）となっている。

さらに、上部ゲート絶縁膜θ上には、ゲート電極８が形
成されている。

第１図に例示した超電導トランジスタは、−例として、
以下のように作製される。

はじめ、Ｐ型（＋００）　Ｓｉ基板１上に、Ｐ（燐）イ
オン注入手段を介して、ｎ型Ｓｉからなる０、２５ｇｍ
厚の下部ゲート２を形成する。

このとき、Ｐイオンの打ちこみエネルギは２００にマ、
ドーズ量は１０１５個／ｃｍ２であり、アニール条件と
して８００℃×３０分を採用した。

ついで、下部ゲート２を含むＰ型Ｓｉ基板１の上面に、
ＣＶＤ法を介して、ＭｇＡ　１２０４からなるバッファ
絶縁層３を１５人の厚さにエピタキシャル成長きせる。

このとき、６００〜７００℃の温度で加熱された金属ア
ルミニウム（Ａ１）とＨＣＩガスとを反応させてＡＩＣ
ｈガスを生成するが、これに際しては、上記加熱温度を
６５０°Ｃ，）ｉｃｌガスの供給量を２ｃｃ／ｗｉｎ、
キャリアガスＨ２の供給量を０．５１　／ｍｉｎとした
。

固体ＭｇＣｌ２　を８００〜９００°Ｃの温度で加熱か
つ草発させ、これにより得られたＭｇＣＩ　２ガスをソ
ースカスにした。

この際の上記加熱温度は８４０℃、ＭｇＣｌ２　のキャ
リアガスＨ２の供給量は２文／ｗｉｎである。

その後、上記ＡｌＣｌ３ガスとＭｇｅ　＋　２ガスとを
材料ガスとし、Ｈ２をキャリアガスとして、当該材料ガ
スを９２０℃に加熱されたＳｉ基板上へ給送し、これと
同時、その加熱雰囲気中に２〜１ｏｃｃ／ｆｆ１ｉｎの
ＣＯ２ガスを、より具体的には３ｃｃ／ｒｎｉｎのＣＯ
２ガスを供給して、Ｓｉ基板１上に、下記の反応式に基
づくＨｇＡ　Ｉ２０ｘ膜をエピタキシャル成長させた。

２ＡＩＣｈ　（ｇ）＋ＭｇＣｈ　（ｇ）”４１Ｌ：０２
（ｇ）÷４１ｈ　（ｇ）　　→ＭｇＡｌ２０ａ　（ｓ）
＋４ＣＯ（ｇ）＋〇ＭＣＩ（ｇ）なお、上記成膜前、Ｓ
ｉ基板上の自然酸化物膜をＨ２ガスにより除去した。

さらに、バッファ絶縁層３の上面に、５ｒＴｉ０３から
なる２００人厚０下部ゲート絶縁膜４をエピタキシャル
成長させる。

かかる成膜は、ガス圧１０ｍ　Ｔｏｒｒ、基板温度５５
０℃の条件下、かつ、Ａｒ：０２＝４：１の雰囲気下に
おけるＲＦマグネトロンスパッタリングにより、５ｒＴ
ｉ０３焼結体をターゲットとして実施した。

その後、レーザ蒸着法を介して、下部ゲート絶縁膜４上
にＹ１Ｂａ２Ｃｕ：＋０６．８からなる超電導膜５を５
０人の厚さでエピタキシャル成長させる。

この際の成膜では、Ｙ＋Ｂａ２Ｃｕ＋０６．　ａ焼結体
をターゲット、ＫｒＦマキシマ・レーザ（２４８ｍｍ）
をレーザ光源としておき、かつ、０２ガス１００ｍ　Ｔ
ｏｒｒの雰囲気化において、上記レーザ光源がらのレー
ザ光をレーザパルスエネルギ０．２Ｊ／５ｈｏｔ　、　
　レーザパワー密度４Ｊ／ｃｍ２．１０Ｈｚの繰り返し
でターゲットに照射し、６００〜７００℃に加熱された
基板上に所定の超電導膜５を成膜した。

ちなみに、上述した方法を介して、ｙＢｃｏ薄膜を５ｒ
ＴｉＯ：＋単結晶基板上に５０人の厚さで成膜すると、
Ｔｃｏ＝８１Ｋ　、　Ｊｃ＝１０５Ａ／ｃｍ２（ａｔ７
７Ｋ）なる特性が得られる。

さらに、超電導膜５の上に、５ｒＴｉ０３からなる厚さ
２００人の上部ゲート絶縁膜６を形成する。

上部ゲート絶縁膜８は、前述した下部ゲート絶縁膜４の
場合と同様の方法で成膜した。

最後に、超電導膜５上に、オーミックなＡｇ電極からな
るソース電極７ａとドレイン電極７ｂとを形成してチャ
ンネル長を１００．ＬＬＩＱとし、上部ゲート絶縁膜８
Ｊ：にゲート電極８を形成するが、これらは公知ないし
周知の手段で形成した。

上述した具体例において、各積層膜がエピタキシャル成
長していることは、Ｘ線分析、　ＲＨＥＥＤパターンに
より確認することができた。

ところで、上述した構成の素子が超電導トランジスタと
して動作するには、超電導体層の厚さに限界をきたすこ
とがある。

たとえば、ＹＢａＣｕＯ系のものでは、超電導体層５の
厚さが前述したように２５人ときわめて薄く、それゆえ
、チャンネルの許容電流（臨界電流）が低くなり、エピ
タキシャル膜の結晶品質も問題になることがある。

このような場合、関連発明に基づいて、チャンネルをＬ
下からゲートにより挟むサンドウィッチ構造とすればよ
く、このようにすると、チャンネルの限界厚さが２倍に
なる。

たとえば、超電導体層５として前記ＹＢａＣｕＯ系のも
のを採用すれば、超電導体層５の厚さを５０人にするこ
とができる。

第２図は、このような技術思想に基づいて作製された素
子の、７７Ｋにおけるトランジスタ特性のＡｌ１１定結
果である。

第２図には、ソースドレイン電圧ＶＳＤとドレイン電流
Ｉ［１との関係が、ゲート電圧ｖＧをパラメータとして
示されている。

第２図を参照して明らかなように、ＶＧがゼロのときＩ
Ｄは最大であり、ＶＧが負の値で大きくなるとＩＤが減
少するので、これから、スイッチング特性の得られるこ
とがわかる。

前述した具体例の素子につき、その応答速度を測定した
ところ、つぎのような結果が得られた。

前段のドライブ用トランジスタにおけるドレイン電流に
より、後段の負荷トランジスタを駆動させたとき、その
スイッチング速度は、ゲート容量の充電時間と超電導チ
ャンネルのインダクタンスとで定まり、約３０ｎｓｅｃ
であった。

この速度は、パワー半導体よりも十分速い値である。

かかる素子のスイッチング電流は、チャンネル幅あたり
、２ＯＡ／ｃｍであるが、この値は、半導体のパワーＭ
ＯＳ−ＦＥＴデバイスの０．８Ａ／ｃ＋ｏよりも、２０
倍大きいことがわかる。

したがって、同じＴＬ流をスイッチングするとき、本発
明のものは、上記ＭＯ５−ＦＥＴの１／２０の大きさで
よいことになる。

なお、本発明の実施例においては、超電導体としてＹＢ
ａＣｕＯ系のものを用いたが、Ｂ１５ｒＣａＣｕＯ系の
超電導体を用いても、実施例と同様のトランジスタ特性
が得られる。

基板としては、Ｓｉ基板のほか、ＧａＡｓ基板、　Ｉｎ
Ｐ基板などを採用することができ、ゲート絶縁膜として
も、　５ｒＴｉ０３のほかに、誘電率が大きく高耐圧の
ＺｒＯ２，ＭｇＡＬ＋０４　などを採用することができ
る。

「発明の効果」 以上説明した通り、本発明に係る８′＠導トランジスタ
は、所定の積層構造、所定の電極を有するものにおいて
、超電導体層の厚さが、超電導体により定まる固有の厚
さ以下になっているから、大容量の制御が可能で製作が
容易となり、ゲート電極を超電導体層の両面に配置する
ことにより、超電導体層を厚くするこも可能となり、品
質が安定する。

【図面の簡単な説明】

第１図は本発明に係る超電導トランジスタの一実施例を
示した断面図、第２図は同実施例における超電導トラン
ジスタの特性図、第３図ないし第６図は、従来例にみら
れる各種の超電導トランジを示した断面図である。 １・・・・・・基板 ２・・・・・・下部ゲート ３・・・・・・／＜ツファ絶縁層 ４・・・・・・下部ゲート絶縁膜 ５・・・・・・酸化物超電導体 ６・・・・・・」二部ゲート絶縁膜 ７ａ・・・・・・ソース電極 ７ｂ・・・・・・トレイン電極 ８・・・・・・ゲート電極 代理人　弁理士　斎　藤　義　雄

Claims (2)

【特許請求の範囲】
1. （１）基板上にエピタキシャル成長された酸化物超電導
   体層上に、ソース電極、ドレイン電極が配置されている
   とともに、これら両電極間の超電導体層上に、エピタキ
   シャル成長された絶縁膜を介してゲート電極が配置され
   ており、上記における超電導体層の厚さをｄ＿ｃ、超電
   導体層の誘電率をε、超電導体層のキャリア濃度ｎ、超
   電導体層の禁制帯幅に対応する電圧をＶ＿ｆとした場合
   、超電導体層の厚さｄ＿ｃが、 ｄ＿ｃ≦√（２εＶ＿ｆ）／ｎ であることを特徴とする超電導トランジスタ。
2. （２）基板上にエピタキシャル成長された酸化物超電導
   体層上に、ソース電極、ドレイン電極が配置されている
   とともに、当該両電極間の超電導体層の両面上に、エピ
   タキシャル成長された絶縁膜を介してゲート電極が対抗
   して配置されており、上記における超電導体層の厚さを
   ｄ＿ｃ、超電導体層の誘電率をε、超電導体層のキャリ
   ア濃度をｎ、超電導体層の禁制帯幅に対応する電圧をＶ
   ＿ｆとした場合、超電導体層の厚さｄ＿ｃが、 ｄ＿ｃ≦２√（２εＶ＿ｆ）／ｎ であることを特徴とする超電導トランジスタ。