JP2862137B2 - 超電導トランジスタ - Google Patents
超電導トランジスタInfo
- Publication number
- JP2862137B2 JP2862137B2 JP1193102A JP19310289A JP2862137B2 JP 2862137 B2 JP2862137 B2 JP 2862137B2 JP 1193102 A JP1193102 A JP 1193102A JP 19310289 A JP19310289 A JP 19310289A JP 2862137 B2 JP2862137 B2 JP 2862137B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconductor
- superconducting
- superconductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
- H10N60/205—Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures
- H10N60/207—Field effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は電界効果を利用した大電流容量の超電導トラ
ンジスタに関する。
ンジスタに関する。
『従来の技術』 半導体の技術分野において、大容量の電流を高速にス
イッチングするための素子としては、サイリスタ、GTO
−サイリスタ、パワートランジスタ、パワーMOS・FETな
どが広く用いられている。
イッチングするための素子としては、サイリスタ、GTO
−サイリスタ、パワートランジスタ、パワーMOS・FETな
どが広く用いられている。
サイリスタ、GTO−サイリスタ、パワートランジスタ
などは、1KA級までの素子が作製されているが、これら
の素子は、半導体PN接合での障壁電圧による損失を避け
ることができないため、その導通時に大きな発熱や電力
損失が生じてしまい、また、スイッチング時間も30μse
c程度と遅い。
などは、1KA級までの素子が作製されているが、これら
の素子は、半導体PN接合での障壁電圧による損失を避け
ることができないため、その導通時に大きな発熱や電力
損失が生じてしまい、また、スイッチング時間も30μse
c程度と遅い。
パワーMOS・FETは、スイッチング時間が0.1μsecと高
速になっているが、導通時の成功が大きく、大容量化す
ることができないため、数Å程度の電流容量のものしか
提供されていない。
速になっているが、導通時の成功が大きく、大容量化す
ることができないため、数Å程度の電流容量のものしか
提供されていない。
しかるに、従前よりも技術の進歩した現状では、大容
量電流、スイッチングの高速性、導通時の電力損失最小
化、電流遮断時の完全電流遮断など、これらの特性のよ
り向上した素子が求められている。
量電流、スイッチングの高速性、導通時の電力損失最小
化、電流遮断時の完全電流遮断など、これらの特性のよ
り向上した素子が求められている。
このような要求に答えるべく、第３図〜第６図に例示
の超電導体を用いた素子がすでに提案されている。
の超電導体を用いた素子がすでに提案されている。
第３図の素子は、ｎ−InSb、ｎ−InAsのごときｎ型の
半導体11上に、コヒーレンス長Ｌ（例:0.5μｍ）の間隔
をおいてIn製の超電導体からなるソース電極12、ドレイ
ン電極13が積層され、半導体11の下側にSiO2、Si3N4な
どの絶縁層14を介してAl製のゲート電極15が設けられた
ものであり、さらに、半導体層11と超電導体の両電極1
2、13を電気的に絶縁するため、これらの間に、前記絶
縁層14と同様の材料からなる絶縁層16が配置されてい
る。
半導体11上に、コヒーレンス長Ｌ（例:0.5μｍ）の間隔
をおいてIn製の超電導体からなるソース電極12、ドレイ
ン電極13が積層され、半導体11の下側にSiO2、Si3N4な
どの絶縁層14を介してAl製のゲート電極15が設けられた
ものであり、さらに、半導体層11と超電導体の両電極1
2、13を電気的に絶縁するため、これらの間に、前記絶
縁層14と同様の材料からなる絶縁層16が配置されてい
る。
第３図の素子構造において、ゲート電極15に電圧が印
加されていないときは、ソース電極12とドレイン電極13
との近接効果により両電極12、13が導通し、ゲート電極
15に電圧が印加されているときは、ソース電極12、ドレ
イン電極13間における半導体11のキャリア濃度を変え、
これにより前記コヒーレンス長Ｌを変化させて、ソース
電極12、ドレイン電極13間を非導通に制御する。
加されていないときは、ソース電極12とドレイン電極13
との近接効果により両電極12、13が導通し、ゲート電極
15に電圧が印加されているときは、ソース電極12、ドレ
イン電極13間における半導体11のキャリア濃度を変え、
これにより前記コヒーレンス長Ｌを変化させて、ソース
電極12、ドレイン電極13間を非導通に制御する。
第４図の素子は、超電導体のソース電極12、ドレイン
電極13のある側にゲート電極15が配置されているが、こ
れを除く他の構成は、第３図のものと同じ構成である。
電極13のある側にゲート電極15が配置されているが、こ
れを除く他の構成は、第３図のものと同じ構成である。
第４図の素子構造も、第３図に示したものと同様に動
作する。
作する。
第５図の素子は、半導体11上において膜の薄い部分
（薄膜部17）を有する超電導体層18が積層され、その薄
膜部17の上に絶縁層19を介して上部電極20が設けられ、
半導体層11の下側に下部電極21が設けられている。
（薄膜部17）を有する超電導体層18が積層され、その薄
膜部17の上に絶縁層19を介して上部電極20が設けられ、
半導体層11の下側に下部電極21が設けられている。
第５図の素子構造では、薄膜部（＝超電導体）17への
半導体層の染みこみにより、その部分の超電導体が非超
電導体になるので、第３図〜第４図において述べたと同
様、薄膜部17で切り離された両超電導体22間の近接効果
による導通を、上部電極20、下部電極21への印加電圧に
より制御すべく動作する。
半導体層の染みこみにより、その部分の超電導体が非超
電導体になるので、第３図〜第４図において述べたと同
様、薄膜部17で切り離された両超電導体22間の近接効果
による導通を、上部電極20、下部電極21への印加電圧に
より制御すべく動作する。
第６図の素子は、MgOからなる膜厚100Åの誘電体層23
上に、In−InOxからなる40Åの超電導体層24が形成さ
れ、その誘電体層23の下側にAl製のゲート電極25が設け
られたものである。
上に、In−InOxからなる40Åの超電導体層24が形成さ
れ、その誘電体層23の下側にAl製のゲート電極25が設け
られたものである。
第６図の素子構造では、ゲート電極25に印加する電圧
Ｅにより、ゲート電極部分における超電導体層のキャリ
ア濃度を変化させ、超電導体層の導電性を制御する。
Ｅにより、ゲート電極部分における超電導体層のキャリ
ア濃度を変化させ、超電導体層の導電性を制御する。
この第６図の素子は、第３図〜第５図に示したものと
比較し、近接効果を利用しないので、超電導体間をコヒ
ーレンス長程度に設定するという制約を受けない。
比較し、近接効果を利用しないので、超電導体間をコヒ
ーレンス長程度に設定するという制約を受けない。
『発明が解決しようとする課題』 上述した各従来技術は、いずれも、研究段階の発表で
あり、これらには、以下に述べる事項が解決すべき課題
として残されている。
あり、これらには、以下に述べる事項が解決すべき課題
として残されている。
第３図〜第５図に示す素子の場合、オン・オフの高速
性は得られるものの、制御される電流がトンネル電流と
か、ジョセフソン電流であるので、大容量電流の制御が
困難である。
性は得られるものの、制御される電流がトンネル電流と
か、ジョセフソン電流であるので、大容量電流の制御が
困難である。
しかも、超電導体間をコヒーレンス長以下に構成する
制約を受けるので、そのための微細加工が必要になる。
制約を受けるので、そのための微細加工が必要になる。
ちなみに、酸化物超電導体においては、コヒーレンス
長が金属系超電導体の1/10〜1/100になるので、100Å以
下の微細加工が必要となり、加工難度がきわめて高い。
長が金属系超電導体の1/10〜1/100になるので、100Å以
下の微細加工が必要となり、加工難度がきわめて高い。
第６図に示す素子は、半導体の電界効果トランジスタ
の原理に似ており、この原理からすると、超電導層に注
入できる空乏層の量と、超電導体層のキャリア密度と
が、ほぼ同程度であることを要し、使用できる材料は、
In−InOxのごとき低キャリア密度超電導体でなければな
らない。
の原理に似ており、この原理からすると、超電導層に注
入できる空乏層の量と、超電導体層のキャリア密度と
が、ほぼ同程度であることを要し、使用できる材料は、
In−InOxのごとき低キャリア密度超電導体でなければな
らない。
これは、超電導体層を使用する際の臨界温度が低くな
ることを意味する。
ることを意味する。
すなわち、素子として動作することのできる温度が低
下してしまい、たとえば、液体ヘリウム温度（4.2K）を
下回るなど、実用上の範囲から外れてしまう。
下してしまい、たとえば、液体ヘリウム温度（4.2K）を
下回るなど、実用上の範囲から外れてしまう。
しかも、この低キャリア密度性は、超電導体層の臨界
輸送電流の低下をも意味するので、素子としてスイッチ
ングすることのできる電流が小さくなる。
輸送電流の低下をも意味するので、素子としてスイッチ
ングすることのできる電流が小さくなる。
第６図の素子において、空乏層の量を増加させようと
しても、In−InOxのごとき低キャリア密度超電導体は、
アモルファスInと酸化In結晶との混合相であるので、こ
の上に良質の絶縁層（誘電体層）を積層することが困難
であり、絶縁層のブレイクダウン（break down）、印加
できるゲート電圧の低下、空乏層の注入量の悪化など、
好ましくない事態を惹き起こす。
しても、In−InOxのごとき低キャリア密度超電導体は、
アモルファスInと酸化In結晶との混合相であるので、こ
の上に良質の絶縁層（誘電体層）を積層することが困難
であり、絶縁層のブレイクダウン（break down）、印加
できるゲート電圧の低下、空乏層の注入量の悪化など、
好ましくない事態を惹き起こす。
本発明はこのような技術的課題に鑑み、ジョセンフソ
ン効果、近接効果を利用することなく、電界効果にて超
電導チャンネルの多数キャリアを直接制御することので
きる、しかも、大容量で製作の容易な超電導トランジス
タを提供しようとするものである。
ン効果、近接効果を利用することなく、電界効果にて超
電導チャンネルの多数キャリアを直接制御することので
きる、しかも、大容量で製作の容易な超電導トランジス
タを提供しようとするものである。
『課題を解決するための手段』 本発明に係る超電導トランジスタは、所期の目的を達
成するために下記の課題解決手段を特徴とする。すなわ
ち本発明に係る超電導トランジスタは、基板上にエピタ
キシャル成長された酸化物超電導体層上に、ソース電
極、ドレイン電極が配置されているとともに、当該両電
極間の超電導体層の両面上に、エピタキシャル成長され
た絶縁膜を介して対向して配置されており、上記におけ
る超電導体層の厚さをdc、超電導体層の誘電率をε、超
電導体層のキャリア濃度をｎ、超電導体層の禁制帯幅に
対応する電圧をvfとした場合、超電導体層の厚さdcが、 であることを特徴とする。
成するために下記の課題解決手段を特徴とする。すなわ
ち本発明に係る超電導トランジスタは、基板上にエピタ
キシャル成長された酸化物超電導体層上に、ソース電
極、ドレイン電極が配置されているとともに、当該両電
極間の超電導体層の両面上に、エピタキシャル成長され
た絶縁膜を介して対向して配置されており、上記におけ
る超電導体層の厚さをdc、超電導体層の誘電率をε、超
電導体層のキャリア濃度をｎ、超電導体層の禁制帯幅に
対応する電圧をvfとした場合、超電導体層の厚さdcが、 であることを特徴とする。
『作 用』 一般的な電界効果トランジスタは、電流通路の導電率
を第三電極（ゲート電極）により静電的に変化させて電
流を制御する。
を第三電極（ゲート電極）により静電的に変化させて電
流を制御する。
それに対し、本発明の超電導トランジスタは、超電導
体チャンネル上を絶縁物の薄膜で覆い、その上に形成さ
れた金属電極にて超電導体層の導電率を変調する。
体チャンネル上を絶縁物の薄膜で覆い、その上に形成さ
れた金属電極にて超電導体層の導電率を変調する。
そのためには、電界効果により超電導体層に空乏層を
形成するための条件を明らかにする必要があるので、以
下、これについて説明する。
形成するための条件を明らかにする必要があるので、以
下、これについて説明する。
超電導トランジスタに印加すべきゲート電圧は、その
一部が絶縁膜に、その残りが超電導体層に印加される。
一部が絶縁膜に、その残りが超電導体層に印加される。
この際の印加電圧をＶ、超電導体層の誘電率をε、キ
ャリア濃度をｎとすると、超電導体層の空乏層の厚さｄ
は、下記のＩ式により与えられる。
ャリア濃度をｎとすると、超電導体層の空乏層の厚さｄ
は、下記のＩ式により与えられる。
ここで、Ｖが超電導体層の禁制帯（forbidden band）
幅に対応する電圧vfを越えると、超電導体層表面には反
転層が形成され、反転チャージ（電子の薄い層）があら
われるため、Ｖはvf以下でなければならない。
幅に対応する電圧vfを越えると、超電導体層表面には反
転層が形成され、反転チャージ（電子の薄い層）があら
われるため、Ｖはvf以下でなければならない。
したがって、超電導体チャンネルを完全に空乏化する
ためには、超電導体層の厚さdcについて下記のII式を満
足させればよく、dcを厚くするためには、キャリア濃度
の小さい超電導体が望ましことになる。
ためには、超電導体層の厚さdcについて下記のII式を満
足させればよく、dcを厚くするためには、キャリア濃度
の小さい超電導体が望ましことになる。
ちなみに、YBaCuO系の酸化物超電導体では、その禁制
帯幅が3eV程度であり、その誘電率を同類のペロブスカ
イト結晶と同等の20ε０とし、そのキャリア濃度を1021
/cm3とすると、dcは25Å以下となる。
帯幅が3eV程度であり、その誘電率を同類のペロブスカ
イト結晶と同等の20ε０とし、そのキャリア濃度を1021
/cm3とすると、dcは25Å以下となる。
この値は、下記のIII式を満足させること、たとえ
ば、超電導体層の両面に絶縁膜を介してそれぞれゲート
電極を配置することにより、２倍にすることができる。
ば、超電導体層の両面に絶縁膜を介してそれぞれゲート
電極を配置することにより、２倍にすることができる。
本発明に係る超電導トランジスタにおいて、酸化物超
電導層は、高臨界温度をもっているだけでく、低キャリ
ア密度、高臨界電流密度などの特性をも備えている。
電導層は、高臨界温度をもっているだけでく、低キャリ
ア密度、高臨界電流密度などの特性をも備えている。
本発明の超電導トランジスタにおいて、たとえば、絶
縁層、絶縁膜、超電導体層が、絶縁層−超電導体層−絶
縁膜のごとく積層されたとき、これは三層構造のプレー
ナ型となり、これには、微細加工の必要がない。
縁層、絶縁膜、超電導体層が、絶縁層−超電導体層−絶
縁膜のごとく積層されたとき、これは三層構造のプレー
ナ型となり、これには、微細加工の必要がない。
これら三層が、エピタキシャル結晶成長法により積層
形成される場合、高臨界電流密度をもつ超電導体層が得
られるが、これよりも、むしろ、良質な絶縁膜が得られ
るため、大きなブレイクダウン電圧をもち、また、空乏
層を効率よく発生させることができる。
形成される場合、高臨界電流密度をもつ超電導体層が得
られるが、これよりも、むしろ、良質な絶縁膜が得られ
るため、大きなブレイクダウン電圧をもち、また、空乏
層を効率よく発生させることができる。
その結果、酸化物超電導体層は、大きな電界効果を発
揮する。
揮する。
本発明の超電導トランジスタを素子として動作させる
ためには、その超電導体層の厚さを上述したII式、III
式のように設定することを要する。
ためには、その超電導体層の厚さを上述したII式、III
式のように設定することを要する。
本発明の超電導トランジスタは、超電導体層に流れる
電流が輸送電流であるので、第３図、第４図のごとき従
来例よりも大きな電流にてスイッチングすることができ
る。
電流が輸送電流であるので、第３図、第４図のごとき従
来例よりも大きな電流にてスイッチングすることができ
る。
『実 施 例』 本発明に係る超電導トランジスタの実施例につき、第
１図を参照して説明する。
１図を参照して説明する。
ｐ型Si基板１上には、ｎ型Siからなる１μｍ厚以下の
下部ゲート２が、イオン注入により形成されている。
下部ゲート２が、イオン注入により形成されている。
下部ゲート２を含むｐ型Si基板１の上面には、格子整
合をとるため、MgAl2O4からなるバッファ絶縁層３が、
エピタキシャル成長により形成されており、バッファ絶
縁層３の上面には、SrTiO3からなる下部ゲート絶縁膜４
がエピタキシャル成長により形成されている。
合をとるため、MgAl2O4からなるバッファ絶縁層３が、
エピタキシャル成長により形成されており、バッファ絶
縁層３の上面には、SrTiO3からなる下部ゲート絶縁膜４
がエピタキシャル成長により形成されている。
下部ゲート絶縁膜４上には、Y1Ba2Cu3O6.8からなる超
電導膜５がエピタキシャル成長により形成されており、
超電導膜（層）５の上には、SrTiO3からなる上部ゲート
絶縁膜６が形成されている。
電導膜５がエピタキシャル成長により形成されており、
超電導膜（層）５の上には、SrTiO3からなる上部ゲート
絶縁膜６が形成されている。
上部ゲート絶縁膜６には、オーミックなAg電極からな
るソース電極7aとドレイン電極7bとが形成されており、
これら電極7a、7b間が所要のチャンネル長（幅）となっ
ている。
るソース電極7aとドレイン電極7bとが形成されており、
これら電極7a、7b間が所要のチャンネル長（幅）となっ
ている。
さらに、上部ゲート絶縁膜６上には、ゲート電極７が
形成されている。
形成されている。
第１図に例示した超電導トランジスタは、一例とし
て、以下のように作製される。
て、以下のように作製される。
はじめ、ｐ型（100）Si基板１上に、Ｐ（燐）イオン
注入手段を介して、ｎ型Siからなる0.25μｍ厚の下部ゲ
ート２を形成する。
注入手段を介して、ｎ型Siからなる0.25μｍ厚の下部ゲ
ート２を形成する。
このとき、Ｐイオンの打ちこみエネルギは200kv、ド
ーズ量は1015個/cm2であり、アニール条件として800℃
×30分を採用した。
ーズ量は1015個/cm2であり、アニール条件として800℃
×30分を採用した。
ついで、下部ゲート２を含むｐ型Si基板１の上面に、
CVD法を介して、MgAl2O4からなるバッファ絶縁層３を15
Åの厚さにエピタキシャル成長させる。
CVD法を介して、MgAl2O4からなるバッファ絶縁層３を15
Åの厚さにエピタキシャル成長させる。
このとき、600〜700℃の温度で加熱された金属アルミ
ニウム（Al）とHClガスとを反応させてAlCl3ガスを生成
するが、これに際しては、上記加熱温度を650℃、HClガ
スの供給量を2cc/min、キャリアガスH2の供給量を0.5
/minとした。
ニウム（Al）とHClガスとを反応させてAlCl3ガスを生成
するが、これに際しては、上記加熱温度を650℃、HClガ
スの供給量を2cc/min、キャリアガスH2の供給量を0.5
/minとした。
固体MgCl2を800〜900℃の温度で加熱かつ蒸発させ、
これにより得られたMgCl2ガスをソースガスにした。
これにより得られたMgCl2ガスをソースガスにした。
この際の上記加熱温度は840℃、MgCl2のキャリアガス
H2の供給量は２/minである。
H2の供給量は２/minである。
その後、上記AlCl3ガスとMgCl2ガスとを材料ガスと
し、H2をキャリアガスとして、当該材料ガスを920℃に
加熱されたSi基板上へ給送し、これと同時、その加熱雰
囲気中に２〜10cc/minのCO2ガスを、より具体的には3cc
/minのCO2ガスを供給して、Si基板１上に、下記の反応
式に基づくMgAl2O4膜をエピタキシャル成長させた。
し、H2をキャリアガスとして、当該材料ガスを920℃に
加熱されたSi基板上へ給送し、これと同時、その加熱雰
囲気中に２〜10cc/minのCO2ガスを、より具体的には3cc
/minのCO2ガスを供給して、Si基板１上に、下記の反応
式に基づくMgAl2O4膜をエピタキシャル成長させた。
2AlCl3（ｇ）＋MgCl2（ｇ）＋4CO2（ｇ）＋4H2（ｇ）→ MgAl2O4（ｓ）＋4CO（ｇ）＋8HCl（ｇ） なお、上記成膜前、Si基板上の自然酸化物膜をH2ガス
により除去した。
により除去した。
さらに、バッファ絶縁層３の上面に、SrTiO3からなる
200Å厚の下部ゲート絶縁膜４をエピタキシャル成長さ
せる。
200Å厚の下部ゲート絶縁膜４をエピタキシャル成長さ
せる。
かかる成膜は、ガス圧10m Torr、基板温度550℃の条
件下、かつ、Ar:O2＝4:1の雰囲気下におけるRFマグネト
ロンスパッタリングにより、SrTiO3焼結体をターゲット
として実施した。
件下、かつ、Ar:O2＝4:1の雰囲気下におけるRFマグネト
ロンスパッタリングにより、SrTiO3焼結体をターゲット
として実施した。
その後、レーザ蒸着法を介して、下部ゲート絶縁膜４
上にY1Ba2Cu3O6.8からなる超電導膜５を50Åの厚さでエ
ピタキシャル成長させる。
上にY1Ba2Cu3O6.8からなる超電導膜５を50Åの厚さでエ
ピタキシャル成長させる。
この際の成膜では、Y1Ba2Cu3O6.8焼結体をターゲッ
ト、KrFマキシマ・レーザ（248mm）をレーザ光源として
おき、かつ、O2ガス100m Torrの雰囲気化において、上
記レーザ光源からのレーザ光をレーザパルスエネルギ0.
2J/shot、レーザパワー密度4J/cm2、10Hzの繰り返しで
ターゲットに照射し、600〜700℃に加熱された基板上に
所定の超電導膜５を成膜した。
ト、KrFマキシマ・レーザ（248mm）をレーザ光源として
おき、かつ、O2ガス100m Torrの雰囲気化において、上
記レーザ光源からのレーザ光をレーザパルスエネルギ0.
2J/shot、レーザパワー密度4J/cm2、10Hzの繰り返しで
ターゲットに照射し、600〜700℃に加熱された基板上に
所定の超電導膜５を成膜した。
ちなみに、上述した方法を介して、YBCO薄膜をSrTiO3
単結晶基板上に50Åの厚さで成膜すると、Tco＝81K、Jc
＝105A/cm2（at77K）なる特性が得られる。
単結晶基板上に50Åの厚さで成膜すると、Tco＝81K、Jc
＝105A/cm2（at77K）なる特性が得られる。
さらに、超電導膜５の上に、SrTiO3からなる厚さ200
Åの上部ゲート絶縁膜６を形成する。
Åの上部ゲート絶縁膜６を形成する。
上部ゲート絶縁膜６は、前述した下部ゲート絶縁膜４
の場合と同様の方法で成膜した。
の場合と同様の方法で成膜した。
最後に、超電導膜５上に、オーミックなAg電極からな
るソース電極７とドレイン電極7bとを形成してチャンネ
ル長を100μｍとし、上部ゲート絶縁膜６上にゲート電
極８を形成するが、これらは公知ないし周知の手段で形
成した。
るソース電極７とドレイン電極7bとを形成してチャンネ
ル長を100μｍとし、上部ゲート絶縁膜６上にゲート電
極８を形成するが、これらは公知ないし周知の手段で形
成した。
上述した具体例において、各積層膜がエピタキシャル
成長していることは、Ｘ線分析、RHEEDパターンにより
確認することができた。
成長していることは、Ｘ線分析、RHEEDパターンにより
確認することができた。
ところで、上述した構成の素子が超電導トランジスタ
として動作するには、超電導体層の厚さに限界をきたす
ことがある。
として動作するには、超電導体層の厚さに限界をきたす
ことがある。
たとえば、YBaCuO系のものでは、超電導体層５の厚さ
が前述したように25Åときわめて薄く、それゆえ、チャ
ンネルの許容電流（臨界電流）が低くなり、エピタキシ
ャル膜の結晶品質も問題になることがある。
が前述したように25Åときわめて薄く、それゆえ、チャ
ンネルの許容電流（臨界電流）が低くなり、エピタキシ
ャル膜の結晶品質も問題になることがある。
このような場合、関連発明に基づいて、チャンネルを
上下からゲートにより挟むサンドウィッチ構造とすれば
よく、このようにすると、チャンネルの限界厚さが２倍
になる。
上下からゲートにより挟むサンドウィッチ構造とすれば
よく、このようにすると、チャンネルの限界厚さが２倍
になる。
たとえば、超電導体層５として前記YBaCuO系のものを
採用すれば、超電導体層５の厚さを50Åにすることがで
きる。
採用すれば、超電導体層５の厚さを50Åにすることがで
きる。
第２図は、このような技術思想に基づいて作製された
素子の、77Kにおけるトランジスタ特性の測定結果であ
る。
素子の、77Kにおけるトランジスタ特性の測定結果であ
る。
第２図には、ソースドレイン電圧VSDとドレイン電流I
Dとの関係が、ゲート電圧VGをパラメータとして示され
ている。
Dとの関係が、ゲート電圧VGをパラメータとして示され
ている。
第２図を参照して明らかなように、VGがゼロのときID
は最大であり、VGが負の値で大きくなるとIDが減少する
ので、これから、スイッチング特性の得られることがわ
かる。
は最大であり、VGが負の値で大きくなるとIDが減少する
ので、これから、スイッチング特性の得られることがわ
かる。
前述した具体例の素子につき、その応答速度を測定し
たところ、つぎのような結果が得られた。
たところ、つぎのような結果が得られた。
前段のドライブ用トランジスタにおけるドレイン電流
により、後段の負荷トランジスタを駆動させたとき、そ
のスイッチング速度は、ゲート容量の充電時間と超電導
チャンネルのインダクタンスとで定まり、約30nsecであ
った。
により、後段の負荷トランジスタを駆動させたとき、そ
のスイッチング速度は、ゲート容量の充電時間と超電導
チャンネルのインダクタンスとで定まり、約30nsecであ
った。
この速度は、パワー半導体よりも十分速い値である。
かかる素子のスイッチング電流は、チャンネル幅あた
り、20A/cmであるが、この値は、半導体のパワーMOS・F
ETデバイスの0.8A/cmよりも、20倍大きいことがわか
る。
り、20A/cmであるが、この値は、半導体のパワーMOS・F
ETデバイスの0.8A/cmよりも、20倍大きいことがわか
る。
したがって、同じ電流をスイッチングするとき、本発
明のものは、上記MOS・FETの1/20の大きさでよいことに
なる。
明のものは、上記MOS・FETの1/20の大きさでよいことに
なる。
なお、本発明の実施例においては、超電導体としてYB
aCuO系のものを用いたが、BiSrCaCuO系の超電導体を用
いても、実施例と同様のトランジスタ特性が得られる。
aCuO系のものを用いたが、BiSrCaCuO系の超電導体を用
いても、実施例と同様のトランジスタ特性が得られる。
基板としては、Si基板のほか、GaAs基板、InP基板な
どを採用することができ、ゲート絶縁膜としても、SrTi
O3のほかに、誘電率が大きく高耐圧のZrO2、MgAl2O4な
どを採用することができる。
どを採用することができ、ゲート絶縁膜としても、SrTi
O3のほかに、誘電率が大きく高耐圧のZrO2、MgAl2O4な
どを採用することができる。
『発明の効果』 以上説明した通り、本発明に係る超電導トランジスタ
は、所定の積層構造、所定の電極を有するものにおい
て、超電導体層の厚さが、超電導体により定まる固有の
厚さ以下になっているから、大容量の制御が可能で製作
が容易となり、ゲート電極を超電導体層の両面に配置す
ることにより、超電導体層を厚くするこも可能となり、
品質が安定する。
は、所定の積層構造、所定の電極を有するものにおい
て、超電導体層の厚さが、超電導体により定まる固有の
厚さ以下になっているから、大容量の制御が可能で製作
が容易となり、ゲート電極を超電導体層の両面に配置す
ることにより、超電導体層を厚くするこも可能となり、
品質が安定する。
第１図は本発明に係る超電導トランジスタの一実施例を
示した断面図、第２図は同実施例における超電導トラン
ジスタの特性図、第３図ないし第６図は、従来例にみら
れる各種の超電導トランジスタを示した断面図である。 １……基板 ２……下部ゲート ３……バッファ絶縁層 ４……下部ゲート絶縁膜 ５……酸化物超電導体 ６……上部ゲート絶縁膜 7a……ソース電極 7b……ドレイン電極 ８……ゲート電極
示した断面図、第２図は同実施例における超電導トラン
ジスタの特性図、第３図ないし第６図は、従来例にみら
れる各種の超電導トランジスタを示した断面図である。 １……基板 ２……下部ゲート ３……バッファ絶縁層 ４……下部ゲート絶縁膜 ５……酸化物超電導体 ６……上部ゲート絶縁膜 7a……ソース電極 7b……ドレイン電極 ８……ゲート電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 39/00 H01L 39/22 - 39/24
Claims (1)
- 【請求項１】基板上にエピタキシャル成長された酸化物
超電導体層上に、ソース電極、ドレイン電極が配置され
ているとともに、当該両電極間の超電導体層の両面上
に、エピタキシャル成長された絶縁膜を介して対向して
配置されており、上記における超電導体層の厚さをdc、
超電導体層の誘電率をε、超電導体層のキャリア濃度を
ｎ、超電導体層の禁制帯幅に対応する電圧をvfとした場
合、超電導体層の厚さdcが、 であることを特徴とする超電導トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20047588 | 1988-08-11 | ||
| JP63-200475 | 1988-08-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138780A JPH02138780A (ja) | 1990-05-28 |
| JP2862137B2 true JP2862137B2 (ja) | 1999-02-24 |
Family
ID=16424935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193102A Expired - Lifetime JP2862137B2 (ja) | 1988-08-11 | 1989-07-26 | 超電導トランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0354804B1 (ja) |
| JP (1) | JP2862137B2 (ja) |
| KR (1) | KR940001296B1 (ja) |
| CN (1) | CN1040463A (ja) |
| DE (1) | DE68927925T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0477063B1 (en) * | 1990-09-06 | 1996-12-04 | Sumitomo Electric Industries, Ltd. | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same |
| EP0475838B1 (en) * | 1990-09-10 | 1996-03-06 | Sumitomo Electric Industries, Ltd. | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same |
| CA2051778C (en) * | 1990-09-19 | 1997-05-06 | Takao Nakamura | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
| CA2052379C (en) * | 1990-09-27 | 1997-01-07 | Takao Nakamura | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material |
| EP0478464B1 (en) * | 1990-09-27 | 1997-08-27 | Sumitomo Electric Industries, Ltd. | Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material |
| CA2052970C (en) * | 1990-10-08 | 1996-07-02 | Takao Nakamura | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
| CA2054470C (en) * | 1990-10-30 | 1997-07-01 | Takao Nakamura | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
| CA2054644C (en) * | 1990-10-31 | 1998-03-31 | Takao Nakamura | Superconducting device having an extremely short superconducting channel formed of extremely thin oxide superconductor film and method for manufacturing same |
| CA2054795C (en) * | 1990-11-01 | 1996-08-06 | Hiroshi Inada | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
| DE69132972T2 (de) * | 1991-01-07 | 2003-03-13 | Ibm | Supraleitender Feldeffekttransistor mit inverser MISFET-Struktur und Verfahren zu dessen Herstellung |
| EP0523275B1 (en) * | 1991-07-19 | 1996-02-28 | International Business Machines Corporation | Enhanced superconducting field-effect transistor with inverted MISFET structure and method for making the same |
| EP0523279A1 (en) * | 1991-07-19 | 1993-01-20 | International Business Machines Corporation | Electric field-effect devices having a superconducting channel |
| DE69210150T2 (de) * | 1991-08-26 | 1996-10-31 | Sumitomo Electric Industries | Supraleitende Einrichtung mit extrem dünnen supraleitenden Kanal aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung |
| CA2077047C (en) * | 1991-08-28 | 1998-02-10 | So Tanaka | Method for manufacturing superconducting thin film formed of oxide superconductor having non superconducting region in it, method for manufacturing superconducting device utilizing the superconducting thin film and superconducting thin film manufactured thereby |
| US5828079A (en) * | 1992-06-29 | 1998-10-27 | Matsushita Electric Industrial Co., Ltd. | Field-effect type superconducting device including bi-base oxide compound containing copper |
| JPH0745880A (ja) * | 1993-07-29 | 1995-02-14 | Sumitomo Electric Ind Ltd | 絶縁体薄膜と酸化物超電導薄膜との積層膜 |
| CA2153189A1 (en) * | 1994-07-04 | 1996-01-05 | Takao Nakamura | Superconducting device having a superconducting channel formed of oxide superconductor material |
| KR101234870B1 (ko) * | 2011-05-23 | 2013-02-19 | 한국과학기술원 | 반도체-초전도체 전이 트랜지스터 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288381A (ja) * | 1985-10-11 | 1987-04-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 超導電性スイツチング装置 |
| AU597951B2 (en) * | 1986-03-27 | 1990-06-14 | Monsanto Company | Enhanced protein production in bacteria by employing a novel ribosome binding site |
| JP2654567B2 (ja) * | 1987-03-17 | 1997-09-17 | 株式会社 半導体エネルギー研究所 | 超電導素子の動作方法 |
| DE3876228T2 (de) * | 1988-01-15 | 1993-06-03 | Ibm | Feldeffektanordnung mit supraleitendem kanal. |
-
1989
- 1989-07-26 JP JP1193102A patent/JP2862137B2/ja not_active Expired - Lifetime
- 1989-08-11 KR KR1019890011466A patent/KR940001296B1/ko not_active IP Right Cessation
- 1989-08-11 CN CN89106453A patent/CN1040463A/zh active Pending
- 1989-08-11 DE DE68927925T patent/DE68927925T2/de not_active Expired - Fee Related
- 1989-08-11 EP EP89308176A patent/EP0354804B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0354804A2 (en) | 1990-02-14 |
| JPH02138780A (ja) | 1990-05-28 |
| KR900004048A (ko) | 1990-03-27 |
| DE68927925T2 (de) | 1997-07-17 |
| KR940001296B1 (ko) | 1994-02-18 |
| CN1040463A (zh) | 1990-03-14 |
| DE68927925D1 (de) | 1997-05-07 |
| EP0354804A3 (en) | 1990-07-18 |
| EP0354804B1 (en) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2862137B2 (ja) | 超電導トランジスタ | |
| Johnson et al. | Grain boundaries in p‐n junction diodes fabricated in laser‐recrystallized silicon thin films | |
| US3500137A (en) | Cryogenic semiconductor devices | |
| Watanabe et al. | Memory retention and switching speed of ferroelectric field effect in (Pb, La)(Ti, Zr) O3/La2CuO4: Sr heterostructure | |
| US5256897A (en) | Oxide superconducting device | |
| JPH08191157A (ja) | 多層構造体の製造方法 | |
| EP0371462B1 (en) | Oxide superconducting device | |
| JPH06112538A (ja) | 超電導素子 | |
| JP2641971B2 (ja) | 超電導素子および作製方法 | |
| Schneider et al. | HTS quasiparticle injection devices with large current gain at 77 K | |
| JPH09172208A (ja) | 超電導デバイス | |
| JP2614939B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP2641970B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JPH01268075A (ja) | ジョセフソン電界効果トランジスタ | |
| JP2614941B2 (ja) | 超電導素子および作製方法 | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JPH0793461B2 (ja) | 電界効果型超電導トランジスタ装置の製造方法 | |
| JP2641976B2 (ja) | 超電導素子および作製方法 | |
| JP2950958B2 (ja) | 超電導素子の製造方法 | |
| JP2641977B2 (ja) | 超電導素子の作製方法 | |
| JP2641973B2 (ja) | 超電導素子およびその作製方法 | |
| JP2599499B2 (ja) | 超電導素子および作製方法 |