KR940001296B1 - 초전도 트랜지스터 - Google Patents

Abstract

내용 없음.

Description

초전도 트랜지스터

제1도는 본 발명에 관한 초전도 트랜지스터의 일실시예를 도시한 단면도.

제2도는 동실시예에 있어서의 초전도 트랜지스터의 특성도.

제3도 내지 제6도는 종래의 실시예에서 볼 수 있는 각종 초전도 트랜지스터를 도시한 단면도.

본 발명은 전계효과를 이용한 대전류 용량의 초전도 트랜지스터에 관한 것이다.

반도체의 기술분야에 있어서, 대용량의 전류를 고속으로 스위칭하기 위한 소자로서는 사이리스터, GTO 사이리스터, 파워트랜지스터, 파워 MOS-FET 등이 널리 사용되고 있다.

사이리스터, GTO-사이리스터, 파워트랜지스터 등은 1KA급까지의 소자가 제작되고 있지만, 이들 소자는 반도체 PN 접합에서의 장벽전압에 의한 손실을 피할 수 없기 때문에 그 도통시에 커다란 발열이나 전력손실이 생겨버리며, 또 스위칭 시간도 30μsec정도나 늦다.

파워 MOS-FET는 스위칭시간이 0.1μsec 고속으로 되어 있지만, 도통시의 저항이 커서 대용량화 할 수가 없기 때문에 수 Å 정도의 전류용량의 것만이 제공되고 있다.

그런데 종래 보다도 기술이 진보된 현상에서는 대용량전류, 스위칭의 고속성, 도통시의 전력손실 최고화, 전류차단시의 완전 전류차단등 이들의 특성을 보다 향상시킨 소자가 요구되고 있다.

이러한 요구에 보답하고저 제3도-제6도에 예시한 초전도체를 사용한 소자가 기히 제안되고 있다.

제3도의 소자는 n-Insb, n-InAs와 같은 n형의 반도체(11)상에 코헤렌쓰 (Coherence)길이 L(예 : 0.5μm)의 간격을 두고 In제의 초전도체로된 소오스전극 (12), 드레인 전극(13)이 적층되고, 반도체(11)의 하측에 SiO₂,Si₃N₄등의 절연층 (14)을 개재하여 Al제의 게이트전극(15)이 설정된 것이고, 더욱이 반도체(11)와 초전도체의 양전극(12),(13)을 전기적으로 절연하기 위하여, 이들 사이에 상기 절연층(14)과 동일한 재료로된 절연층(16)이 배치되었다.

제3도의 소자구조에 있어서, 게이트전극(15)에 전압이 인가되고 있지 않을때는 소오스전극(12)과 드레인 전극(13)과의 근접효과에 의하여 양전극(12),(13)이 도통하고, 게이트전극(15)에 전압이 인가되고 있을때는 소오스전극(12), 드레인전극(13)간에 있어서의 반도체(11)의 캐리어 농도를 변경하고, 이에 의한 상기 코헤렌쓰 길이 L를 변화시켜서 소오스전극(12), 드레인전극(13)사이를 비도통하게 제어한다.

제4도의 소자는 초전도체의 소오스전극(12), 드레인전극(13)의 어느측에 게이트전극(15)이 배치되어 있지만, 이것을 제외한 타의 구성은 제3도의 것과 같은 구성이다.

제4도의 소자구조에 있어서도 제3도에 도시한 것과 동일하게 동작한다.

제5도의 소자는 반도체(11)상에 있어서 막이 얇은 부분(박막부(17))을 가진 초전도체층(18)이 적층되고, 그 박막부(17)의 상부에 절연층(19)을 개재하여 상부전극(20)이 형성되고, 반도체층(11)의 하측에 하부전극(21)이 형성되었다.

제5도의 소자구조에서는 박막부(=초전도체)(17)으로의 반도체층의 침입에 의하여 그 부분의 초전도체가 비초전도체가 되므로서, 제3도-제4도에 있어 기술한 바와 같이 동일하게 박막부(17)로 이간된 양초전도체(22)간의 근접효과에 의한 도통을 상부전극(20), 하부전극(21)으로의 인가전압에 의하여 제어하도록 동작한다.

제6도의 소자는 MgO로 된 막두께 100Å의 유전체층(23)상에 In-InOx로 된 40Å의 초전도체층(24)이 형성되고, 그 유전체층(23)의 하측에 Al제의 게이트전극 (25)이 형성된 것이다.

제6도의 소자구조에서는 게이트전극(25)에 인가되는 전압 E에 의하며, 게이트전극 부분에 있어서의 초전도체층의 캐리어 농도를 변화시켜 초전도체층의 도전성을 제어한다.

이 제6도의 소자는 제3도-제5도에 도시한 것과 비교하여 근접효과를 이용하지 아니하므로, 초전도체 간을 코헤렌쓰 길이정도로 설정한다는 제약을 받지 아니한다.

상술한 각 종래 기술은 어느것이나 연구단계의 발표이고, 이것들에는 다음에서 기술하는 사항이 해결하여야 할 과제로서 남겨져 있다.

제3도-제5도에 도시한 소자의 경우 온,오프의 고속성은 얻을 수 있는 것이지만, 제어되는 전류가 터널 전류라든가 죠셉손(Josephson) 전류이므로 대용량 전류의 제어가 곤란하다.

더구나 초전도체간을 코헤렌쓰 길이 이하로 구성하는 제약을 받으므로서 그 때문에 미세가공이 필요하게 된다.

가령 산화물 초전도체에 있어서는 코헤렌쓰 길이가 금속계 초전도체의 1/10-1/100이 되므로 100Å 이하의 미세가공이 필요하게 되고, 가공난이도가 지극히 높다.

제6도에 도시한 소자는 반도체의 전계효과 트랜지스터의 원리에 가깝고, 이 원리에 의하면 초전도층에 주입할 수 있는 공핍층의 양과 초전도체층의 캐리어 밀도가 대략 동일 정도일 것이 필요하고, 사용이 가능한 재료는 In-InOx와 같은 저캐리어 밀도 초전도체이어야만 한다.

이것은 초전도체층을 사용할 경우의 임계온도가 낮아진다는 것을 의미한다.

즉, 소자로서 동작할 수가 있는 온도가 저하되어 버려, 예를들면 액체 헬륨온도(4.2k)를 밀도는 등 실용상의 범위에서 벗어나 버린다.

더욱이 저캐리어 밀도성은 초전도체층의 임계수송전류의 저하를 의미하므로, 소자로서 스위칭할 수가 있는 전류가 작아진다.

제6도의 소자에 있어서 공핍층의 양을 증가시키고저 하여도 In-InOx와 같은 저캐리어 밀도초전도체는 아몰파스 In과 산화 In 결정과의 혼합상이므로 이 위에 양질의 절연층(유전체층)을 적층하는 것이 곤란하고 절연층의 브레이크 다운(break down), 인가할 수 있는 게이트 전압의 저하, 공핍층의 주입량의 악화등, 바람직하지 못한 사태를 야기한다.

본 발명은 이러한 기술적 과제를 감안하고 죠셉손 효과(Josephson dffect), 근접효과를 이용하는 일없이, 전계효과로서 초전도채널의 다수 캐리어를 직접 제어할 수가 있다. 더욱이 대용량이며 제작이 용이한 초전도 트랜지스터를 제공하고저 하는 것이다.

특정 발명에 의한 초전도 트랜지스터는 소기의 목적을 달성하기 위하여 기판상에 에피택셜성장에 산화물 초전도체층상에, 소오스전극, 드레인전극이 배치되어 있는 동시에 이들 양 전극간의 초전도체층상에 에피택셜성장된 절연막을 개재하여 게이트전극이 배치되어 있고 상기한 바와 초전도체층의 두께를 d_c, 초전도체층의 유전율을 ε, 초전도체층의 캐리어 농도 n, 초전도체층의 금제대(forbidden band)폭에 대응하는 전압을 Vf로 하였을 경우, 초전도체층의 두께 d_c가

[수학식 1]

이라는 것을 특징으로 한다.

관련 발명에 관한 초전도 트랜지스터는 소기의 목적을 달성하기 위하여 기판상에 에피택셜성장된 산화물 초전도체층상에 소오스전극, 드레인전극이 배치되어 있는 동시에 당해 양전극간의 초전도체층의 양면상에 에피택셜성장된 절연막을 개재하여 게이트전극이 대항하여 배치되어 있고, 상기에 있어서의 초전도체층의 두께를 d_c, 초전도체층의 유전율을 ε, 초전도체층의 캐리어 농도 n, 초전도체층의 금제대폭에 대응하는 전압을 Vf로 하였을 경우, 초전도체층의 두께 d_c가,

[수학식 2]

일 것을 특징으로 한다.

일반적인 전계효과 트랜지스터는 전류통로의 도전율을 제3전극(게이트전극)에 의하여 정전적(靜電的)으로 변화시켜서 전류를 제어한다.

그것에 대하여 본 발명의 초전도 트랜지스터는 초전도체 채널 상부를 절연물의 얇은막으로 덮고, 그 위에 형성된 금속전극으로 초전도체층의 도전율을 변조한다.

그러기 위하여서는 전계효과에 의하여 초전도체층에 공핍층을 형성하기 위한 조건을 명확하게 할 필요가 있으므로 이하에서 이것에 대한 설명을 한다.

초전도 트랜지스터에 인가되어야 할 게이트전압은 그 일부가 절연막에, 그 나머지가 초전도체층에 인가된다.

이때의 인가전압을 V, 초전도체의 유전율을 ε, 캐리어 농도를 n으로 하면, 초전도체층의 공핍층의 두께 d는 하기의 I식에 의하여 부여된다.

[수학식 3]

여기에서 V가 초전도체층의 금제대폭에 대응하는 전압 Vf를 초과하면 초전도체층 표면에는 반전층이 형성되고 반전챠지(전자의 얇은막)가 나타나기 때문에 V는 Vf 이하이어야 한다.

따라서 초전도체 채널을 완전하게 공핍화하기 위하여서는 초전도체층의 두께 d_c에 대하여 하기의 II식을 만족시키면 되고, d_c를 두껍게 하기 위하여서는 캐리어 농도의 작은 초전도체가 바람직하다.

[수학식 4]

가령 YBaCuO계의 산화물 초전도체에서의 그 금제대폭이 3eV 정도이고, 그 유전율을 동류의 페로부스가이트 결정(Perovskite Crystal)과 동등의 20ε0으로 하고, 그 캐리어 농도를 10²¹/Cm³으로 하면 d_c는 25Å이하가 된다.

이 값은 하기의 III식을 만족시킬 것, 예를들면 초전도체층의 양면에 절연막을 개재하여 각기 게이트전극을 배치하므로서 채널의 두께를 2배로 할 수가 있다.

[수학식5]

본 발명에 관한 초전도 트랜지스터에 있어서, 산화물 초전도층은 고임계 온도를 가지고 있는 것 뿐만 아니고, 저캐리어 밀도, 고임계 전류밀도등의 특성도 구비하고 있다.

본 발명의 초전도 트랜지스터에 있어서 예를들면 절연층, 절연막, 초전도체층이 절연층-초전도체층-절연막과 같이 적층되었을때, 이것은 삼층 구조의 푸레이너형이 되어 이것이 미세가공의 필요가 없다.

이들 삼층이 에피택셜 결정성장법에 의하여 적층형성될 경우 고임계 전류밀도를 가진 초전도체층이 얻어지지만 이것보다도 오히려 양질의 절연막이 얻어지기 때문에 커다란 브레이크다운 전압을 가지며, 또 공핍층을 효율 좋게 발생시킬 수가 있다.

그 결과 산화물 초전도체층은 커다란 전계효과를 발휘한다.

본 발명의 초전도 트랜지스터를 소자로 하여 동작시키기 위하여서는 그 초전도체층의 두께를 상술한 II식 III식과 같이 설정할 필요가 있다.

본 발명의 초전도 트랜지스터는 초전도체층에 흐르는 전류가 수송전류이기 때문에 제3도, 제4도와 같은 종래예 보다도 커다란 전류로서 스위칭할 수가 있다.

이하 첨부도면에 의하여 본원 발명에 있어 특정 발명과 관련 발명을 더욱 구체적으로 설명한다.

즉, 특정 발명에 의한 초전도 트랜지스터는 기판(1)상에 에피택셜성장된 산화물 초전도체층(5) 상부에 소오스전극(7a), 드레인전극(7b)을 배치함과 동시엥 이들 양전극(7a)(7b) 사이의 초전도체층(5) 상부에 에피택셜성장된 절연막(6)을 개재하고 그 위에 게이트전극(8)을 배치하며, 상기 초전도체층의 두께를 d_c, 초전도체층의 유전율을 ε, 초전도체층의 캐리어 농도를 n, 초전도체층의 금제대(forbidden band)폭에 대응하는 전압을 Vf 하였을 경우 초전도체층의 두께 d_c가

[수학식 6]

이라는 것을 특징으로 하는 것이다.

이와 같은 특정 발명에 있어서는 전술하는 바와 같이 초전도체층(5)의 두께가 25Å로 지극히 얇아 채널의 허용전류(임계전류)가 낮게 될 수도 있다.

이와 관련한 관련 발명에 있어서의 초전도 트랜지스터는 기판(1)상에 에피택셜성장된 산화물 초전도체층(5) 상부에 소오스전극(7a), 드레인전극(7b)을 배치함과 동시에 이들 양전극(7a)(7b) 사이의 초전도체층(5), 상,하 양면에 에피택셜성장된 절연막(4)(6)을 개재하여 게이트전극(2)(8)을 대항 배치하며, 상기 초전도체층의 두께를 d_c, 초전도체층의 유전율을 ε, 초전도체층의 캐리어 농도를 n, 초전도체층의 금제대폭에 대응하는 전압을 Vf로 한 경우 초전도체층의 두께 d_c가

[수학식 7]

인 것으로 한다.

따라서, 관련 발명에 있어서는 채널의 한계 두께가 특정 발명에서 보다 2배가 되도록 하므로써 품질의 안정성을 가져오게 하는 것이다.

이와 같은 본 발명에 의한 초전도 트랜지스터의 실시예에 대하여 제1도를 참조하여 설명한다.

p형 Si기판(1)상에는, n형 Si로된 1μm 두께이하의 하부게이트(2)가 이온주입에 의하여 형성되어 있다.

하부게이트(2)를 포함 p형 Si기판(1)의 상면에는 격자정합(格子整合)을 취하기 위하여 MgAl₂O₄로된 버퍼절연층(Buffer Insulator)(3)이 에피택셜성장 (epitaxially grown)에 의하여 형성되어 있고, 버퍼절연층(3)의 상면에는 SrTiO₃으로 된 하부게이트 절연막(4)가 에피택셜성장에 의하여 형성되어 있다.

하부게이트 절연막(4)상에는 Y₁Ba₂Cu₃O_6.8으로 된 초전도체층(5)이 에피택셜성장에 의하여 형성되어 있고, 초전도체층(5)의 상측에는 SrTiO₃로 된 상부게이트 절연막(6)이 형성되어 있다.

상부게이트 절연막(6)에는 오믹크(Ohmic)한 Ag전극으로 된 소오스전극(7a)과 드레인전극(7b)이 형성되어 있고, 이들 전극(7a)(7b) 사이가 소요의 채널길이(폭)으로 되어 있다.

더욱이 상부게이트 절연막(6)상에는 게이트전극(8)이 형성되어 있다.

이와 같은 구조의 본 발명은 이하에서와 같이 제작된다.

처음에 P형 Si기판(1)상에 p(인)이온주입 수단을 통하여 n형 Si으로 된 0.25μm 두께의 하부게이트(2)를 형성한다.

이때 p 이온의 타입 에너지는 200KV, 도즈(dose)양은 10¹⁵개/Cm²이고, 아니링(annealing) 조건으로서 800℃×30분을 채용하였다.

따라서 하부게이트(2)를 포함하는 P형 Si기판(1)의 상면에 CVD법을 통하여 MgAl₂O₄로 된 버퍼절연층(3)을 15Å의 두께로 에피택셜성장시킨다.

이때 600-700℃의 온도로 가열된 금속알미늄(Al)과 HCl 가스와를 반응시켜서 AlCl₃가스를 생성하지만 이것에 대하여서는 상기 가열온도를 650℃, HCl 가스의 공급량을 2cc/min, 캐리어가스 H₂의 공급량을 0.5

/min으로 하였다.

고체 MgCl₂를 800-900℃의 온도로 가열하고 증발시켜서, 이것으로 부터 얻어진 MgCl₂가스를 소오스가스로 한다.

이때의 상기 가열온도는 840℃, MgCl₂의 캐리어 가스 H₂의 공급량은 2

/mind이다.

그후 상기 AlCl₃가스와 MgCl₂가스와를 재료가스로 하고, H₂를 캐리어가스로 하며 당해 재료가스를 920℃로 가열된 Si기판상으로 급송하고, 이와 동시에 그 가열분위기중에 2-10cc/min의 CO₂가스를 보다 구체적으로는 3cc/min의 CO₂가스를 공급하여 Si기판(1)상에 하기의 반응식에 의한 MgAl₂O₄막을 에피택셜성장시킨다.

[반응식 1]

2AlCl₃(g)+MgCl₂(g)+4CO₂(g)+4H₂(g)→MgAl₂O₄(s)-4CO(g)+8HCl(g)

더욱이 상기 성막전(成膜前) Si 기판상의 자연 산화물막을 H₂가스에 의하여 제거한다.

다시 버퍼절연층(3)의 상면에 SrTiO₃로 된 200Å 두께의 하부게이트 절연막(4)을 에피택셜성장시킨다.

이러한 성막(成膜)은 가스압 10m Torr, 기판온도 550℃의 조건하, 또한 Ar : O₂=4 : 1의 조건에서 RF 마그네트론 스파터링(Sputtering)에 의하여 SrTiO₃소결체를 타겟트로 하여 실시하였다.

그후 레이저 증착법을 통하여 하부게이트 절연막(4)상에 Y₁Ba₂Cu₃O_6.8로 된 초전도체층(5)을 50Å의 두께로 에피택셜성장시킨다.

이때의 성막에는 Y₁Ba₂Cu₃O_6.8소결체를 타겟트, KrF 마키시마 레이저(Excimer Laser)(248mm)를 레이저 광원으로 하여 놓고, 또한 O₂가스 100m Torr의 조건에서 상기 레이저 광원에서의 레이저 광을 레이저 펄스에너지 0.2J/shot, 레이저 파워밀도 4J/Cm², 10Hz의 반복으로 타겟트에 조사하고, 600-700℃로 가열된 기판상에 소정의 초전도체층(5)을 성막(成膜)한다.

상술한 방법을 통하여 YBCO 박막을 SrTiO₃단결성 기판상에 50Å의 두께로 성막하면, Tco=81k, Jc=10⁵A/Cm²(at 77K)이 특성이 얻어진다.

더욱이 초전도체층(5)의 상측에 SrTiO₃으로 된 두께 200Å의 상부게이트 절연막(6)을 형성한다.

상부게이트 절연막(6)은 상술한 하부게이트 절연막(4)의 경우와 동일한 방법으로 성막하였다.

최후의 초전도체층(5)상에 오믹크(Ohmic)한 Ag 전극으로 된 소오스전극(7a)과 드레인전극(7b)과를 형성하여 채널길이를 100μm로 하고, 상부게이트 절연막(6)상에 게이트전극(8)을 형성하지만, 이들은 공지내의 주지의 수단으로 형성한다.

상술한 구체예에 있어서, 각 적층막이 에피택셜성장하고 있는 것은 x선 분석, RHEED 패턴에 의하여 확인할 수가 있다.

그런데 상술한 구성의 소자가 초전도 트랜지스터로서 동작하는데는 초전도체층의 두께에 한계가 도달되는 경우가 있다.

예를들면 YBaCuO계의 것에서는 초전도체층(5)의 두께가 전술한 바와 같이 25Å로 지극히 얇고, 그 때문에 채널의 허용전류(임계전류)가 낮게 되어 에피택셜막의 결정품질도 문제가 되는 수가 있다.

이러한 경우 관련 발명에 의하여 채널을 상하에서 게이트에 의해 협지하는 샌드위치 구조로 하면 좋고, 이렇게 하면 채널의 한계 두께가 2배가 된다.

예를들면 초전도체층(5)으로서 상기 YBaCuO계의 것을 채용하면 초전도체층 (5)의 두께를 50Å로 할 수가 있다.

제2도는 이러한 기술사상에 의하여 제작된 소자의 77K에 있어서의 트랜지스터 특성의 측정결과이다.

제2도에는 소오스, 드레인전압 V_D와 드레인 전류 I_D와의 관계가 게이트전압 V_G를 파라미터로 하여 표시되어 있다.

제2도를 참조하여 명확한 바와 같이 V_G가 제로일때 I_D는 최대이고, V_G가 부의값으로 커지면 I_D가 감소하므로서 이제부터 스위칭 특성이 얻어지는 것을 알게 된다.

상술한 구체예의 소자에 대하여 그 응답속도를 측정한바 다음과 같은 결과가 얻어졌다.

전단의 드라이브용 트랜지스터에 있어서의 드레인전류에 의하여 후단의 부하트랜지스터를 구동시켰을때, 그 스위칭속도는 게이트 용량의 충전시간과 초전도채널의 인덕턴스에 의하여 정하여지며 약 30nsec이었다.

이 속도는 파워반도체 보다도 십분 빠른 값이다.

이러한 소자의 스위칭 전류는 채널폭당 20A/cm이지만, 이 값은 반도체의 파워 MOS-FET 디바이스의 0.8A/cm 보다도 20배 크다는 것을 알게 된다.

따라서 동일전류를 스위칭할때 본 발명의 것은 상기 MOS : FET의 1/20의 크기로 좋은 것이 된다. 즉, 본 발명은 드레인전류 ID에 임계전류 이상으로 전압이 발생하는 기구가 핀치오프(Pinch off) 또는 전자(電子)의 속도포화가 되어 초전도체에 고유의 Vortex flow가 탁월함을 알 수 있다.

더욱이 본 발명의 실시예에 있어서는 초전도체로서 YBaCuO계의 것을 사용하지만, BiSrCaCuO계의 초전도체를 사용하여도 실시예와 같은 트랜지스터 특성이 얻어진다.

기판으로서는 Si기판 이외에 GaAs기판, InP 기판등을 채용할 수가 있고 게이트 절연막으로서는 SrTiO₃이외에 유전율이 크고 고내압의 ZrO₂, MgAl₂O₄등을 채용할 수가 있다.

상기에서 설명한 바와 같이 본 발명에 의한 초전도 트랜지스터는 소정의 적층구조, 소정의 전극을 가진것에 있어서 초전도체층의 두께가 초전도체에 의하여 정해지는 고유의 두께이하로 되어 있기 때문에 대용량의 제어가 가능하며 제작이 용이하게 되고 게이트전극을 초전도체층의 양면에 배치하므로서 초전도체층을 두껍게 하는 것도 가능하게 되어 품질이 안정되게 된다.

Claims (2)

1. 기판상에 에피택셜성장된 산화물 초전도체층 상부에 소오스전극, 드레인전극을 배치함과 동시에 이들 양전극간의 초전도체층 상부에 에피택셜성장된 절연막을 개재하고 그위에 게이트전극을 배치하며 상기에 있어서의 초전도체층의 두께를 d_c, 초전도체층의 유전율을 ε, 초전도체층의 캐리어 농도를 n, 초전도체층의 금제대폭에 대응하는 전압을 Vf로 한 경우, 초전도체층의 두께 d_c가

   

   일 것을 특징으로 하는 초전도 트랜지스터.
2. 기판상 에피택셜성장된 산화물 초전도체층 상부에, 소오스전극, 드레인전극을 배치함과 동시에 이들 양전극간의 초전도체층 양면상에 에피택셜성장된 절연막을 개재하여 게이트전극을 대항하게 배치하며, 상기에 있어서의 초전도체층의 두께를 d_c, 초전도체층의 유전율을 ε, 초전도체층의 캐리어 농도를 n 초전도체층의 금제대폭에 대응하는 전압을 Vf로 한 경우 초전도체층의 두께 d_c가

   

   일 것을 특징으로 하는 초전도 트랜지스터.

Images