JPH02135540A - データ処理装置のテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、１チツプの半導体集積回路で構成されるマ
イクロコンピュータなどのデータ処理装置のテスト方法
に関する。

〔従来の技術〕

従来、１チツプの半導体集積回路を以て構成されたマイ
クロコンピュータ（以下１チツプマイコンという）では
、たとえば、第３図に示すように、任意のプログラムな
どを記憶させた読出し専用のメモリ（ＲＯＭ）２が設置
されている。ＲＯＭ２のアドレス入力部には、プログラ
ムカウンタ（ＰＣ）４に対応するＰＣデコーダ６が設置
されているとともに、ページアドレス（ＰＡ）を指定す
るページレジスタ８に対応するＰＡデコーダ１０が設置
されている。ページレジスタ８には、マスター側のペー
ジバッファレジスタ１２およびスレーブ側のページアド
レスレジスタ１４が設置されており、ＲＯＭ２には、ペ
ージレジスタ８を通してアドレスデータが加えられ、必
要なページアドレスが選択される。

また、ＲＯＭ２から読み出された命令コードに応じて各
種の制御信号やデータを得るために、インストラクショ
ンデコーダ１６が設置されている。

そして、第４図に示すように、ページレジスタ８が構成
されている。前段側のページバッファレジスタ１２では
、アナログスイッチ１２１を介してインバータ１２２が
設置され、インバータ１２２にはアナログスイッチ１２
３とインバータ１２４とからなる帰還回路が設置されて
いる。このページバッファレジスタ１２には、アナログ
スイッチ１３を介してページアドレスレジスタ１４が直
列に接続されている。また、ページアドレスレジスタ１
４は、ページバッファレジスタ１２と同様に構成されて
おり、ページバッファレジスタ１２からのデータ入力側
にアナログスイッチ１４１が設置され、データがアナロ
グスイッチ１４１を介してインバータ１４２に加えられ
る。

インバータ１４２にはアナログスイッチ１４３とインバ
ータ１４４とからなる帰還回路が設置されている。した
がって、ページバッファレジスタ１２側に加えられたデ
ータ人力り、は、ページバッファレジスタ１２およびペ
ージアドレスレジスタ１４を介してＲＯＭ２のページ指
定信号としてのデータ出力Ｄ０に変換され、これがＰＡ
デコーダｌＯを通じてＲＯＭ２に加えられる。この場合
、ページバッファレジスタ１２に対する入力命令に対応
し、アナログスイッチ１２１は高レベル（Ｈ）状態、ア
ナログスイッチ１２３は低レベル（Ｌ）状態を取り、ア
ナログスイッチ１４１．１４３は一定のタイミングによ
ってＨ状態およびＬ状態を繰り返し、また、アナログス
イッチ１３はブランチ、コール時にＨ状態に設定される
。

このような１チツプマイコンにおけるテストでは、外部
より命令コードを直接入力しないでＲＯＭ２から読み出
した命令コードＣ７により、内部機構を動作させてテス
トを行う方法がある。すなわち、テストモードでは、プ
ログラムカウンタ４およびページレジスタ８に対し、外
部入力端子がら実行したい命令コードＣ，，が記憶され
ているＲＯＭ２のアドレスを指定する。次に、ノーマル
モードに切り換え、指定されたＲＯＭ２の命令コードＣ
７に従った動作を実行させる。このように、第２図に示
すようなステップＳ、　、Ｓ２からなるテスト方法を繰
り返してテストが実行される。

そして、第５図は、６ビツトのプログラムカウンタ４お
よび４ビツトのページレジスタ８を用いた実際のテスト
を示す。第５図において、Ｔ、はテストデータ入力端子
、Ｍ＋　はテストモードによるＲＯＭ２のアドレス指定
区間、Ｍ２はノーマルモードによる動作実行区間、Ｃ１
はフェッチサイクル区間、Ｃ１はエグゼキュートサイク
ル区間、ＭＣはエマシンサイクル区間、ＰＣＯ〜ＰＣ５
はプログラムカウンタ４、ＰＡＯ〜ＰＡ３はページアド
レスレジスタ１４を表している。

このようにプログラムカウンタ４およびページレジスタ
８に対する入力は１マシンサイクル区間ＭＣで行われ、
１マシンサイクル区間ＭＣは二分割され、前半分の区間
でプログラムカウンタ４に対してシリアルにデータを入
力し、また、後半分の区間でページレジスタ８にパラレ
ルにデータが入力される。

〔発明が解決しようとする課題〕

ところで、ＲＯＭ２のページ構成では、テストモードで
ページを指定する場合、ページバッファレジスタ１２側
からページアドレスが指定される。

このため、テストモード時、ページバッファレジスタ１
２の内容が変化してしまい、ページバッファレジスタ１
２における相互干渉的不良のチエツクが実施できないこ
とになる。すなわち、相互干渉的不良とは、ある命令が
あると、その命令と関係が無いレジスタなどのデータが
変化する不良状態であり、ページバッファレジスタ１２
との相互干渉的不良についてのテストを実施できないと
いう不都合があった。

そこで、この発明は、ページバッファレジスタにおける
相互干渉的不良のチエツク不能を可能にしたデータ処理
装置のテスト方法の提供を目的とする。

〔課題を解決するための手段〕

この発明のデータ処理装置のテスト方法は、記憶素子の
ページアドレスデコーダにデータがページレジスタを通
過させて加えられるデータ処理装置のテストモード時、
前記ページレジスタにおけるページアドレスレジスタ側
から直接テストデータを入力するものである。

〔作　　　用〕

このようにすると、テストモード時、ページバッファレ
ジスタを介在させないでページを指定することができ、
ページアドレスレジスタにテストデータを入力して必要
なテストを行うことができる。そして、テストモード時
、ページバッファレジスタのデータが改変されないので
、ページバッファレジスタにおける相互干渉的不良のチ
エツクを実施することができる。

〔実　施　例〕

第１図および第２図は、この発明のデータ処理装置のテ
スト方法の実施例を示す。

第１図に示すように、任意のプログラムなどを記憶させ
た読出し専用のメモリ（ＲＯＭ）２のアドレス入力部に
は、プログラムカウンタ（ｐｃ）４に対応するＰＣデコ
ーダ６が設置されているとともに、ページアドレス（Ｐ
Ａ）を指定するページレジスタ８に対応するＰＡデコー
ダ１０が設置されている。

ページレジスタ８には、マスター側のページバッファレ
ジスタ１２およびスレーブ側のページアドレスレジスタ
１４が設置されている。

ページバッファレジスタ１２では、アナログスイッチ１
２１を介してインバータ１２２が設置され、インバータ
１２２にはアナログスイッチ１２３とインバータ１２４
とからなる帰還回路が設置されている。このページバッ
ファレジスタ１２に対し、アナログスイッチ１３を介し
てページアドレスレジスタ１４が直列に接続されている
。

ページアドレスレジスタ１４では、ページバッファレジ
スタ１２からのデータ入力側にアナログスイッチ１４１
が設置され、データがアナログスイッチ１４１を介して
インバータ１４２に加えられる。インバータ１４２には
アナログスイッチ１４３とインバータ１４４とからなる
帰還回路が設置されている。したがって、ページバッフ
ァレジスタ１２側に加えられたデータ人力り、は、ペー
ジバッファレジスタ１２およびページアドレスレジスタ
１４を介してＲＯＭ２のページ指定信号としてのデータ
出力り。に変換され、これがＰＡデコーダ１０を通じて
ＲＯＭ２に加えられる。

そして、ページレジスタ８のページアドレスレジスタ１
４の前段部には、アナログスイッチ１日を介してテスト
データ入力ＴＤが加えられる入力端子２０が設定されて
いる。

また、ＲＯＭ２から読み出された命令コードＣ７に応じ
て各種の制御信号やデータを得るために、インストラク
ションデコーダ１６が設置されている。

そして、この１チツプマイコンのテストは、第２図に示
したプログラムに基づいて実行される。

ステップＳＬでテストモードに設定され、テストデータ
入力ＴＤは、入力端子２０からアナログスイッチ１８を
通してページアドレスレジスタ１４に加えられる。ペー
ジアドレスレジスタ１４に加えられたテストデータは、
ＰＡデコーダ１０を通してＲＯＭ２に加えられ、ＲＯＭ
２に対するアドレスの指定が行われる。

次に、ステップＳ２でテストモードからノーマルモード
に切り換えられ、指定されているＲＯＭ２のアドレスに
おける命令コードが読み出され、そのコードが表す命令
が実行される。

このようなステップＳ、　、Ｓ、を繰り返し行うことに
より、第５図に示すように、従来と同様なテストが行わ
れる。

したがって、テストモード時、外部からのデータ入力を
スレーブ側のページアドレスレジスタ１４に直接入力し
、マスター側のページバッファレジスタ１２を外部から
のデータ入力が通過しなければ、テストモード時のペー
ジレジスタ８におけるデータの改変範囲がページアドレ
スレジスタ１４に限定され、ページバッファレジスタ１
２例のデータが保存されることになる。このようにペー
ジバッファレジスタ１２のデータを変化させないので、
ページバッファレジスタ１２の相互干渉的不良のチエツ
クが実施でき、チエツク範囲の拡大が図られる。

〔発明の効果〕

以上説明したように、この発明によれば、テストモード
時、外部からのデータ入力をページレジスタのページア
ドレスレジスタ側から入力するようにしたので、ページ
レジスタにおけるデータの改変範囲を必要最小限のレジ
スタ変化に抑えることができ、ページアドレスレジスタ
の前段に設置されたページバッファレジスタのデータの
改変を防止して相互干渉的不良などを防止でき、テスト
モード時のチエツク回路範囲の拡大を図ることができる
。

【図面の簡単な説明】

第１図はこの発明のデータ処理装置のテスト方法の実施
例を示すブロック図、第２図はこの発明のデータ処理装
置のテスト方法のフローチャートを示す図、第３図は従
来のデータ処理装置の概要を示すブロック図、第４図は
第３図に示したデータ処理装置におけるページレジスタ
の具体的な構成を示す回路図、第５図は第１図および第
３図に示すデータ処理装置におけるテスト方法を示す図
である。 ２・・・メモリ ８・・・ページレジスタ １０・・・ページアドレスデコーダ １２・・・ページバッファレジスタ １４・・・ページアドレスレジスタ

Claims (1)

【特許請求の範囲】
1. 　記憶素子のページアドレスデコーダにデータがページ
   レジスタを通過させて加えられるデータ処理装置のテス
   トモード時、前記ページレジスタにおけるページアドレ
   スレジスタ側から直接テストデータを入力することを特
   徴とするデータ処理装置のテスト方法。