JPS62196737A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS62196737A JPS62196737A JP61037268A JP3726886A JPS62196737A JP S62196737 A JPS62196737 A JP S62196737A JP 61037268 A JP61037268 A JP 61037268A JP 3726886 A JP3726886 A JP 3726886A JP S62196737 A JPS62196737 A JP S62196737A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- signal
- memory
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims description 12
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサに使用されるマイクロプ
ログラム制御装置に関する。
ログラム制御装置に関する。
マイクロプロセッサにおいて、マクロ命令を処理する場
合、これをいくつかのマイクロ命令のシーケンスに変換
して処理するようにしている。
合、これをいくつかのマイクロ命令のシーケンスに変換
して処理するようにしている。
このシーケンスはマイクロプログラムと呼ばれ、マイク
ロプロセッサに設けられたリード・オンリ・メモリ(R
OM)素子等のマイクロプログラムメモリに格納されて
いる。マクロ命令が所定のレジスタに人力すると、その
マクロ命令に対応するマイクロプログラムが、マイクロ
プログラムメモリの所定のアドレスから順に読み出され
る。
ロプロセッサに設けられたリード・オンリ・メモリ(R
OM)素子等のマイクロプログラムメモリに格納されて
いる。マクロ命令が所定のレジスタに人力すると、その
マクロ命令に対応するマイクロプログラムが、マイクロ
プログラムメモリの所定のアドレスから順に読み出され
る。
このマイクロプログラムの読み出しは、アドレス信号を
インクリメントしていくシーケンシャルな読み出しのほ
か、条件ブランチ命令によって所定のジャンプ先アドレ
スが指定される場合もある。
インクリメントしていくシーケンシャルな読み出しのほ
か、条件ブランチ命令によって所定のジャンプ先アドレ
スが指定される場合もある。
このようなマイクロプログラムの実行が正常に行われて
いるかどうかを調べるためには、そのマイクロ命令の読
み出しアドレスを順に追っていけばよい。そこで、従来
、マイクロ命令の実行のつど、この読み出しアドレスを
アドレストレスメモリに書き込み、保存しておくように
していた。
いるかどうかを調べるためには、そのマイクロ命令の読
み出しアドレスを順に追っていけばよい。そこで、従来
、マイクロ命令の実行のつど、この読み出しアドレスを
アドレストレスメモリに書き込み、保存しておくように
していた。
このアドレストレスメモリは、N個のアドレス信号を格
納することができ、N個のアドレス信号の書き込み終了
後は、最も先に書き込みを行ったアドレス信号を最新の
アドレス信号に書き換えていく。このように、常に最新
のN個のアドレス信号がアドレストレスメモリに格納さ
れていることになり、例えば異常発生時の診断等に役立
てることができる。
納することができ、N個のアドレス信号の書き込み終了
後は、最も先に書き込みを行ったアドレス信号を最新の
アドレス信号に書き換えていく。このように、常に最新
のN個のアドレス信号がアドレストレスメモリに格納さ
れていることになり、例えば異常発生時の診断等に役立
てることができる。
また、このように、アドレストレスメモリは、その容量
が限られていることから、マイクロプログラムの実行中
に、アドレストレス動作の開始や終了を指示して、トレ
ス範囲を限定することも行われている。
が限られていることから、マイクロプログラムの実行中
に、アドレストレス動作の開始や終了を指示して、トレ
ス範囲を限定することも行われている。
〔発明が解決しようとする問題点〕
ところが、常にアドレスドレスを行う方式では、アドレ
ストレスメモリの容量を十分大きくしな・ければ、障害
原因の究明に十分なデータを得ることが難しい。
ストレスメモリの容量を十分大きくしな・ければ、障害
原因の究明に十分なデータを得ることが難しい。
また、マイクロプログラム実施中にドレス範囲を指定す
る方式では、不意の異常、ハードウェアで検出した異常
、またはマイクロプログラムが動作不能となる異常等が
発生した場合、やはり、障害原因の究明に必要なデータ
を得ることができない場合があるという欠点があった。
る方式では、不意の異常、ハードウェアで検出した異常
、またはマイクロプログラムが動作不能となる異常等が
発生した場合、やはり、障害原因の究明に必要なデータ
を得ることができない場合があるという欠点があった。
また、トレス範囲を指定したとしても、やはり比較的大
きな容量のアドレストレスメモリを必要としてしまう難
点があった。
きな容量のアドレストレスメモリを必要としてしまう難
点があった。
本発明は以上の点に着目してなされたもので、比較的少
容量のアドレストレスメモリによって、必要にして十分
な範囲のアドレスドレスを行うことのできるマイクロプ
ログラム制御装置を提供することを目的とするものであ
る。
容量のアドレストレスメモリによって、必要にして十分
な範囲のアドレスドレスを行うことのできるマイクロプ
ログラム制御装置を提供することを目的とするものであ
る。
C問題点を解決するための手段〕
本発明のマイクロプログラム制御装置は、マイクロプロ
グラムの実行中、所定の異常発生信号を受けてカウント
を開始し、上記マイクロプログラムの条件ブランチ命令
が実行された時のみカウントアツプし、かつ、カウント
値が所定値になった時、上記マイクロプログラムの実行
を停止させる停止指令信号を出力するカウンタ回路と、
このカウンタ回路の初期条件を設定する設定回路と、上
記マイクロプログラムの条件ブランチ命令の実行された
直後のアドレスのみを格納するようドレス動作を行い、
上記カウンタ回路から上記停止指令信号が出力されたと
きドレス動作を停止するアドレストレスメモリとを有す
ることを特徴とするものである。
グラムの実行中、所定の異常発生信号を受けてカウント
を開始し、上記マイクロプログラムの条件ブランチ命令
が実行された時のみカウントアツプし、かつ、カウント
値が所定値になった時、上記マイクロプログラムの実行
を停止させる停止指令信号を出力するカウンタ回路と、
このカウンタ回路の初期条件を設定する設定回路と、上
記マイクロプログラムの条件ブランチ命令の実行された
直後のアドレスのみを格納するようドレス動作を行い、
上記カウンタ回路から上記停止指令信号が出力されたと
きドレス動作を停止するアドレストレスメモリとを有す
ることを特徴とするものである。
このように、本発明のマイクロプログラム制御装置によ
れば、条件ブランチ命令の次のアドレスのみをトレスす
るので、比較的少容量のアドレストレスメモリを用いて
広範囲のアドレスドレスを行うことができる。
れば、条件ブランチ命令の次のアドレスのみをトレスす
るので、比較的少容量のアドレストレスメモリを用いて
広範囲のアドレスドレスを行うことができる。
また、カウンタを用いて、障害発生時から一定ステップ
だけマイクロプログラムの実行を進めた後、そのアドレ
スドレス動作を停止するようにしたので、カウンタの初
期条件の設定を適当に選択すれば、任意の範囲のアドレ
ストレスを行うことができる。従って、そのマイクロプ
ログラムの障害監視上最適な範囲のデータを、十分な量
だけ採取することができる。
だけマイクロプログラムの実行を進めた後、そのアドレ
スドレス動作を停止するようにしたので、カウンタの初
期条件の設定を適当に選択すれば、任意の範囲のアドレ
ストレスを行うことができる。従って、そのマイクロプ
ログラムの障害監視上最適な範囲のデータを、十分な量
だけ採取することができる。
第1図は本発明のマイクロプログラム制御装置の実施に
適するマイクロブセッサの一例を示すブロック図である
。
適するマイクロブセッサの一例を示すブロック図である
。
このマイクロプロセッサは、マイクロプログラムを格納
したマイクロプログラムメモリ1と、その読み出しを制
御する制御回路2と、読み出しアドレスをトレスするア
ドレストレスメモリ3と、このアドレストレスメモリ3
の動作を制御するカウンタ4と、その他の周辺回路とか
ら構成されている。
したマイクロプログラムメモリ1と、その読み出しを制
御する制御回路2と、読み出しアドレスをトレスするア
ドレストレスメモリ3と、このアドレストレスメモリ3
の動作を制御するカウンタ4と、その他の周辺回路とか
ら構成されている。
制御回路2の入力側には、マイクロプログラムメモリl
のアドレスを指定するための2つのレジスタ6.7と、
その出力の一方を選択して制i卸回路2に向けて出力す
るマルチプレクサ8とが設けられている。このマルチプ
レクサ8は、その制御端子に入力する選択信号10aが
ハイレベルのとき次アドレスレジスタ6の信号を選択し
、選択信号10aがロウレベルのときジャンプ先アドレ
スレジスタ7の信号を選択するよう動作する回路である
。
のアドレスを指定するための2つのレジスタ6.7と、
その出力の一方を選択して制i卸回路2に向けて出力す
るマルチプレクサ8とが設けられている。このマルチプ
レクサ8は、その制御端子に入力する選択信号10aが
ハイレベルのとき次アドレスレジスタ6の信号を選択し
、選択信号10aがロウレベルのときジャンプ先アドレ
スレジスタ7の信号を選択するよう動作する回路である
。
制御回路2は、外部回路からマイクロプログラムの実行
開始指令2aが人力したとき、マルチプレクサ8の出力
するアドレス信号2bをマイクロプログラムメモリ1に
向けて出力するよう動作する回路である。また、制御回
路2から出力されるアドレス信号2bは、アドレストレ
スメモリ3にも人力するよう結線されている。
開始指令2aが人力したとき、マルチプレクサ8の出力
するアドレス信号2bをマイクロプログラムメモリ1に
向けて出力するよう動作する回路である。また、制御回
路2から出力されるアドレス信号2bは、アドレストレ
スメモリ3にも人力するよう結線されている。
一方、マイクロプログラムメモリ1の出力側にはここか
ら出力されたマイクロ命令1aが条件ブランチ命令のと
きその出力をロウCベルから/’%イレベルに切り換え
るデコーダ10が接続されている。このデコーダの出力
信号は上記マルチプレクサ8の選択信号10aとされる
ほか、アドレストレスメモリの書き込み指示を行う書き
込み信号10bとされ、かつカウンタのカウントアツプ
のためのカウント信号10cとされるよう結線されてい
る。
ら出力されたマイクロ命令1aが条件ブランチ命令のと
きその出力をロウCベルから/’%イレベルに切り換え
るデコーダ10が接続されている。このデコーダの出力
信号は上記マルチプレクサ8の選択信号10aとされる
ほか、アドレストレスメモリの書き込み指示を行う書き
込み信号10bとされ、かつカウンタのカウントアツプ
のためのカウント信号10cとされるよう結線されてい
る。
アドレストレスメモリ3は、制御回路2から人力するア
ドレス信号2bを受は入れて、書き込み信号10bが人
力したときこれを格納する記憶素子から構成される。ま
た、この書き込み動作は、カウンタ4から人力する停止
指令信号4aによって禁止されるよう結線されている。
ドレス信号2bを受は入れて、書き込み信号10bが人
力したときこれを格納する記憶素子から構成される。ま
た、この書き込み動作は、カウンタ4から人力する停止
指令信号4aによって禁止されるよう結線されている。
カウンタ4は、このアドレストレスメモリ3の書き込み
動作を禁止する停止指令信号4aを出力する回路で、パ
ネル11によってその初期条件を設定し変更することが
できる。
動作を禁止する停止指令信号4aを出力する回路で、パ
ネル11によってその初期条件を設定し変更することが
できる。
パネル11は、オペレータが所定のカウント値等を入力
するための、キイやデイプスイ・ノチ等から構成される
人力手段から成る。カウンタ4は、デコーダ10からカ
ウント信号10Cを受は入れたときのみカウントアツプ
する図示しないカウント部と、パネル11からあらかじ
め一定のカウント値11aを受は入れてこれをセットす
る図示しないレジスタと、カウント部のカウント値とこ
のレジスタのカウント値を比較して両者が一致したとき
に停止指令信号4aを出力する図示しない比較部とを有
している。このような機能を一体化したカウンタは、従
来から良く知られており、これ以上の詳細な説明は省略
する。なお、このカウンタは、外部回路から異常発生信
号4b (ERRORと表示)が人力したときに、カウント部を
リセットし、このときからカウントアツプを開始するよ
う構成されている。
するための、キイやデイプスイ・ノチ等から構成される
人力手段から成る。カウンタ4は、デコーダ10からカ
ウント信号10Cを受は入れたときのみカウントアツプ
する図示しないカウント部と、パネル11からあらかじ
め一定のカウント値11aを受は入れてこれをセットす
る図示しないレジスタと、カウント部のカウント値とこ
のレジスタのカウント値を比較して両者が一致したとき
に停止指令信号4aを出力する図示しない比較部とを有
している。このような機能を一体化したカウンタは、従
来から良く知られており、これ以上の詳細な説明は省略
する。なお、このカウンタは、外部回路から異常発生信
号4b (ERRORと表示)が人力したときに、カウント部を
リセットし、このときからカウントアツプを開始するよ
う構成されている。
以上の構成の回路は、次のように動作する。
通常動作時、制御回路2は、マイクロプログラムの実行
開始指令2aによってマイクロプログラムメモリ1の読
み出しを開始する。マイクロプログラムの実行に伴って
、次アドレスレジスタ6あるいはジャンプ先アドレスレ
ジスタ7に、順に所定のアドレス信号が人力する。そし
て、マルチプレクサ8は、2つのレジスタのいずれかに
格納されたアドレス信号を選択して制御回路2に向けて
出力し、これがマイクロプログラムメモリ1とアドレス
トレスメモリ3とに送り込まれる。
開始指令2aによってマイクロプログラムメモリ1の読
み出しを開始する。マイクロプログラムの実行に伴って
、次アドレスレジスタ6あるいはジャンプ先アドレスレ
ジスタ7に、順に所定のアドレス信号が人力する。そし
て、マルチプレクサ8は、2つのレジスタのいずれかに
格納されたアドレス信号を選択して制御回路2に向けて
出力し、これがマイクロプログラムメモリ1とアドレス
トレスメモリ3とに送り込まれる。
ここで、マイクロ命令1aが条件ブランチ(1,令の場
合、デコーダ10の出力は)1イレベルとなり、マルチ
プレクサ8は選択信号tOaによってその選択を切り換
える。この直後制御回路2からアドレス信号2bがアド
レストレスメモリ3に人力すると、アドレストレスメモ
リ3の書き込み信号10bがハイレベルとなっているの
で、ここにそのアドレス信号の書き込みが行われる。こ
のようにして、通常時、条件ブランチ命令の実行された
直後のアドレス信号のみが、このアドレストレスメモリ
3に順に格納されていく。
合、デコーダ10の出力は)1イレベルとなり、マルチ
プレクサ8は選択信号tOaによってその選択を切り換
える。この直後制御回路2からアドレス信号2bがアド
レストレスメモリ3に人力すると、アドレストレスメモ
リ3の書き込み信号10bがハイレベルとなっているの
で、ここにそのアドレス信号の書き込みが行われる。こ
のようにして、通常時、条件ブランチ命令の実行された
直後のアドレス信号のみが、このアドレストレスメモリ
3に順に格納されていく。
ここで、何らかの異常が発生すると、外部回路から異常
発生信号4bがカウンタ4に入力する。
発生信号4bがカウンタ4に入力する。
カウンタ4はここでリセットされ、カウント信号10C
のカウントを開始する。パネル11によって、あらかじ
めそのカウント値の上限がNと設定されていたとすると
、このカウンタ4はNまでカウントアツプしたとき停止
指令信号4aを出力する。
のカウントを開始する。パネル11によって、あらかじ
めそのカウント値の上限がNと設定されていたとすると
、このカウンタ4はNまでカウントアツプしたとき停止
指令信号4aを出力する。
アドレストレスメモリ3は、条件ブランチ命令が出力さ
れるたびにその直後の読み出しアドレス信号の書き込み
を繰り返しているが、この停止指令信号4aが人力した
ときその後の書き込み動作を停止し、その内容を保存す
る。
れるたびにその直後の読み出しアドレス信号の書き込み
を繰り返しているが、この停止指令信号4aが人力した
ときその後の書き込み動作を停止し、その内容を保存す
る。
第2図にはこのアドレストレスメモリ3のアドレスドレ
ス動作のタイムチャートを示した。アドレストレスメモ
リ3に、最大M個のアドレス信号を書き込むことができ
るものとすると、停止指令信号4aの出力される以前の
N回分について、条件ブランチ命令の直後のアドレス信
号が格納されていることになる。
ス動作のタイムチャートを示した。アドレストレスメモ
リ3に、最大M個のアドレス信号を書き込むことができ
るものとすると、停止指令信号4aの出力される以前の
N回分について、条件ブランチ命令の直後のアドレス信
号が格納されていることになる。
ここで、異常発生信号が出力されてから停止指令信号が
出力されるまでN個のアドレス信号が格納されることに
なるから、異常発生信号の出力前についてはM−N個の
アドレス信号が格納されていることになる。マイクロプ
ログラムの性質に応じて、この数値Nを適当に選定する
と、最も適切な範囲でアドレスドレスが可能となる。
出力されるまでN個のアドレス信号が格納されることに
なるから、異常発生信号の出力前についてはM−N個の
アドレス信号が格納されていることになる。マイクロプ
ログラムの性質に応じて、この数値Nを適当に選定する
と、最も適切な範囲でアドレスドレスが可能となる。
また、アドレスがインクリメントされて次アドレスとさ
れている場合、そのアドレス信号の変化は容易に推定が
可能であるから、条件ブランチ命令の直後のアドレスを
トレスするようにするだけでアドレス信号の全体の流れ
を推定することが可能である。しかも、これによって、
トレスできる 、範囲を大幅に広げることができる。
れている場合、そのアドレス信号の変化は容易に推定が
可能であるから、条件ブランチ命令の直後のアドレスを
トレスするようにするだけでアドレス信号の全体の流れ
を推定することが可能である。しかも、これによって、
トレスできる 、範囲を大幅に広げることができる。
なお、上記Nの値を大きくとれば、異常発生信号の出力
される以前のドレス範囲よりもそれ以後のドレス範囲を
大きくすることもできる。
される以前のドレス範囲よりもそれ以後のドレス範囲を
大きくすることもできる。
本発明のマイクロプロクラム制御装置は以上の実施例に
限定されない。
限定されない。
マイクロプロセッサのブロック構成等は、適宜既知の種
々の構成のものと置き換えてさしつかえない。また、カ
ウンタの初期条件の設定は、必ずしもパネルからの人力
に限らず、マイクロプログラム上で設定したり、その他
のマクロ命令で設定するようにしてもよい。
々の構成のものと置き換えてさしつかえない。また、カ
ウンタの初期条件の設定は、必ずしもパネルからの人力
に限らず、マイクロプログラム上で設定したり、その他
のマクロ命令で設定するようにしてもよい。
以上説明した本発明のマイクロプログラム制御装置は、
小容量のアドレストレスメモリを用いて、広範囲のアド
レスドレスを行うことができ、かつ、障害発生の前後の
ドレス動作範囲を任意に選定することができる。
小容量のアドレストレスメモリを用いて、広範囲のアド
レスドレスを行うことができ、かつ、障害発生の前後の
ドレス動作範囲を任意に選定することができる。
第1図は本発明のマイクロプログラム制御装置の実施に
適するマイクロプロセッサの一例を示すブロック図、第
2図はそのアドレスドレスの範囲を説明するタイムチャ
ートである。 1・・・・・・マイクロプログラムメモリ、3・・・・
・・アドレストレスメモリ、4・・・・・・カウンタ。 出 願 人 日本電気株式会社 代 理 人
適するマイクロプロセッサの一例を示すブロック図、第
2図はそのアドレスドレスの範囲を説明するタイムチャ
ートである。 1・・・・・・マイクロプログラムメモリ、3・・・・
・・アドレストレスメモリ、4・・・・・・カウンタ。 出 願 人 日本電気株式会社 代 理 人
Claims (1)
- マイクロプログラムの実行中、所定の異常発生信号を受
けてカウントを開始し、前記マイクロプログラムの条件
ブランチ命令が実行された時のみカウントアップし、か
つ、カウント値が所定値になった時、前記マイクロプロ
グラムの実行を停止させる停止指令信号を出力するカウ
ンタ回路と、このカウンタ回路の初期条件を設定する設
定回路と、前記マイクロプログラムの条件ブランチ命令
の実行された直後のアドレスのみを格納するようトレス
動作を行い、前記カウンタ回路から前記停止指令信号が
出力されたときトレス動作を停止するアドレストレスメ
モリとを有することを特徴とするマイクロプログラム制
御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61037268A JPS62196737A (ja) | 1986-02-24 | 1986-02-24 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61037268A JPS62196737A (ja) | 1986-02-24 | 1986-02-24 | マイクロプログラム制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62196737A true JPS62196737A (ja) | 1987-08-31 |
Family
ID=12492922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61037268A Pending JPS62196737A (ja) | 1986-02-24 | 1986-02-24 | マイクロプログラム制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62196737A (ja) |
-
1986
- 1986-02-24 JP JP61037268A patent/JPS62196737A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62196737A (ja) | マイクロプログラム制御装置 | |
JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
JPS5878233A (ja) | マイクロプログラム制御装置 | |
JPH0436841A (ja) | マイクロコンピュータ | |
JP2919841B2 (ja) | データ処理装置のテスト方法 | |
JPH0475147A (ja) | 情報処理システムにおける時間監視装置 | |
JP3512989B2 (ja) | プログラマブルコントローラ | |
JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
JPH01237846A (ja) | デバッグ機能付プロセッサ・システム | |
JPH0449123B2 (ja) | ||
JPH05297913A (ja) | プログラマブルコントロ−ラ | |
JPH0413728B2 (ja) | ||
JPH02254546A (ja) | マイクロ・シーケンス回路 | |
JPH0638209B2 (ja) | プログラマブルコントロ−ラ | |
JPS624729B2 (ja) | ||
JPH0630056B2 (ja) | 信号処理装置 | |
JPS626341A (ja) | 情報処理装置 | |
WO1990001734A1 (en) | Trace control method for pc | |
JPH01140249A (ja) | 情報処理装置 | |
JPH06105433B2 (ja) | マイクロコンピユ−タの評価用チツプ | |
JPH04262402A (ja) | プログラマブルコントローラ | |
JPS5818707A (ja) | プログラマブル・コントロ−ラのモニタ表示方式 | |
JPS6160442B2 (ja) | ||
JPH01116737A (ja) | 電源制御装置 | |
JPH04125731A (ja) | プログラムのブレイクポイント設定方式 |