JPS6160442B2 - - Google Patents

Info

Publication number
JPS6160442B2
JPS6160442B2 JP56072033A JP7203381A JPS6160442B2 JP S6160442 B2 JPS6160442 B2 JP S6160442B2 JP 56072033 A JP56072033 A JP 56072033A JP 7203381 A JP7203381 A JP 7203381A JP S6160442 B2 JPS6160442 B2 JP S6160442B2
Authority
JP
Japan
Prior art keywords
timer
input
counter
output
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56072033A
Other languages
English (en)
Other versions
JPS57187707A (en
Inventor
Yukio Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP56072033A priority Critical patent/JPS57187707A/ja
Publication of JPS57187707A publication Critical patent/JPS57187707A/ja
Publication of JPS6160442B2 publication Critical patent/JPS6160442B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13048Display of ladder, RLD, RLL, KOP
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13186Simulation, also of test inputs
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15049Timer, counter, clock-calendar, flip-flop as peripheral

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 この発明はプログラマブル・ロジツク・コント
ローラ(以下PLCと称す)に関し、特に、タイ
マ/カウンタ機能を有するPLCに関する。
周知のように、ラダーダイヤグラム式やロジツ
クシンボル式等の一般のPLCにあつては、特定の
入力信号があつてから任意の時間経過して出力信
号を発するタイマ機能や、特定の入力信号の入力
回数を計数し、計数値が所定値に達したとき出力
を発するカウンタ機能が設けられている。また、
この種のPLCにおいては、実際に制御対象機器に
接続して制御動作を行なわせているオンライン中
に、特定の入力端子に実際とは異なる入力信号を
強制的に入力したり、特定の出力端子からPLCの
演算結果とは異なる出力信号を強制的に出力し、
機器の制御状態をチエツクする入出力シユミレー
シヨンが良く行なわれる。
従来の一部のPLCには、上述した入出力シユミ
レーシヨンを簡単な操作で行なえるように工夫し
たものがある。しかし、PLCにおける非常に重要
な制御要素であるタイマ機能やカウンタ機能につ
いて、これをオンライン中に任意にセツトした
り、リセツトしたりするタイマ/カウンタ機能の
シユミレーシヨンを行なえるようなものはなかつ
た。そのため、従来のPLCでは充分に有効なオン
ラインシユミレーシヨンを行なえなかつた。
この発明は上述の従来の問題点に鑑みなされた
ものでありその目的は、タイマ機能部およびカウ
ンタ機能部をオンライン中に強制的にセツトした
りリセツトしたりする強制操作を簡単に行なえる
ようにしたPLCを提供することにある。また他の
目的は、タイマ/カウンタ機能部を強制的にセツ
ト、リセツトしてもユーザプログラム論理上の矛
盾点が生じないようにしたPLCを提供することに
ある。
上記の目的を達成するために、この発明は、ユ
ーザプログラムが格納されるプログラムメモリ
と、外部入力信号が与えられる入力回路と、外部
出力信号を送出する出力回路と、上記入力回路及
び出力回路に対応した入出力データのバツフアメ
モリとなる入出力メモリと、タイマ/カウンタ命
令の実行に必要な計数現在値、出力フラグ及び計
数更新フラグの各データをタイマ/カウンタ番号
に対応させて記憶するタイマ/カウンタメモリ
と、上記プログラムメモリの各命令を順次高速に
実行し、上記入出力メモリおよびタイマ/カウン
タメモリのデータに基づいて論理演算処理および
計数処理を行なうとともに、その処理結果で上記
入出力メモリおよびタイマ/カウンタメモリのデ
ータを書換える命令実行手段と、上記入力回路の
入力データを上記入出力メモリの所定エリアに書
込むとともに、上記入出力メモリの所定エリアの
出力データを上記出力回路にセツトする入出力更
新手段とを有し、上記命令実行手段によるユーザ
プログラムを一巡実行する動作と上記入出力更新
手段の動作とを交互に繰り返すPLCにおいて、強
制操作するタイマ/カウンタ番号とその番号のタ
イマ/カウンタ機能をセツトするのかリセツトす
るのかを示すコマンドを入力するための強制操作
入力手段と、この入力手段による強制操作入力を
受けて、上記入出力更新手段の動作終了後で上記
命令実行手段の動作開始前の期間に、上記タイ
マ/カウンタメモリにおける指定されたタイマ/
カウンタ番号に対応するエリアに関し、上記計数
現在値エリアに「0」を書込むこと、または上記
プログラムメモリに格納されている該当タイマ/
カウンタ命令の設定値を検索して上記計数現在値
エリアに書込むこと、上記出力フラグおよび計数
更新フラグに“1”または“0”を書込むこと
を、上記コマンド内容に従つて行なう強制書込み
手段と、上記入力手段による強制操作入力がある
期間の上記命令実行手段の動作時に、上記タイ
マ/カウンタメモリにおける指定されたタイマ/
カウンタ番号に対応するエリアについてデータ書
換えを禁止する書換え禁止手段とを備えたことを
特徴とする。
以下この発明の実施例を図面に基づいて詳細に
説明する。
第1図は本発明を適用したPLCの全体の構成を
示すブロツク図である。このPLCにおいてCPU
1はROM2に格納されたシステムプログラムを
実行し、RAM3をシステムワーキングメモリと
して使い、PLC全体のタイミング制御と、前述し
た入出力更新手段としての制御と、プログラムコ
ンソール5に係わる制御(これをシステムサービ
スと称し、このなかに本発明に係る強制操作入力
も含まれる)等を行ない、前述した命令実行手段
としての動作はCPU1からの指令を受けて命令
実行部6によつて行なわれる。
CPU9は、命令実行サイクルになると、制御
ポート17に“1”をセツトすることによつて、
命令実行部6に動作指令をあたえる。制御ポート
17からの指令信号aが“1”になると、命令実
行部6がプログラムメモリ7に格納されたユーザ
プログラムの実行を開始する。このとき同時に、
指令信号aが“1”になつたことにより、切替回
路10は命令実行部6のプログラムカウンタ6A
の出力をプログラムメモリ7のアドレスラインに
接続し、また切替回路12は命令実行部6の入出
力アドレス出力端10Aを入出力メモリ8および
タイマ/カウンタメモリ9のアドレスラインに接
続する。また指令信号a=“1”を受けて、プロ
グラムメモリ7、入出力メモリ8、タイマ/カウ
ンタメモリ9の各データ入出力ラインとCPU1
側のデータバスDBとを結ぶゲート11,13,
14はオフとなる。すなわち指令信号a=“1”
であるときは、プログラムメモリ7、入出力メモ
リ8、タイマ/カウンタメモリ9はCPU1側か
ら切り離され、命令実行部6に接続される。
上記の状態(a=“1”)において、命令実行部
6は、プログラムカウンタ6Aを制御してこれの
出力によりプログラムメモリ7を先頭番地から順
にアドレツシングし、プログラムメモリ7に格納
されたユーザプログラムを一命令ずつ命令レジス
タ6Bに読み出す。周知のように、この種PLCの
ユーザ命令は、後述するタイマ/カウンタ命令の
2語目の設定値を除き、命令コードと入出力アド
レスとを所定のデータフオーマツトで含んでい
る。ここで入出力アドレスと言うのは、入出力部
4における入力回路4Aの各入力端子番号と出力
回路4Bにおける各出力端子番号とタイマ/カウ
ンタ命令におけるタイマ/カウンタ番号とを含ん
でいるものである。タイマ/カウンタ命令の実行
に係る一部の動作を除き命令レジスタ6Bにスト
アーされたユーザ命令の内、命令コードは命令デ
コーダにて解読され、入出力アドレスのデータは
切替回路12を介して入出力メモリ8およびタイ
マ/カウンタメモリ9をアドレツシングする。そ
して、命令実行部6は命令デコーダにて解読され
た命令コードの解読信号に従つて動作し、入出力
メモリ8およびタイマ/カウンタメモリ9を読出
モードにしてこれらメモリ8,9から読み出され
る入出力データおよびタイマ/カウンタデータを
入出力端IODおよびTCDに取り込み、それにつ
いて論理演算をしたり、タイマクロツクの計数処
理をしたり、入力信号の計数処理を行ない、ま
た、これら演算処理の結果生じたデータ(入出力
メモリ8に書込むべき出力データとタイマ/カウ
ンタメモリ9に書込むべきタイマ/カウンタデー
タ)を出力端IOD、TCDから出力し、同時に出
力端WPから書込みパルスを発し、入出力メモリ
8およびタイマ/カウンタメモリ9を書込みモー
ドにし、上記データをこれらメモリ8,9に書込
む。なお、命令実行部6の出力端WPから出力さ
れる書込みパルスは、アンドゲート19の出力信
号dが“0”のときにのみ禁止ゲート18を通つ
て入出力メモリ8およびタイマ/カウンタメモリ
9に印加される。このアンドゲート19の出力信
号dは、常時“0”であるが、後述する強制操作
入力時に“1”となるものである。
PLCにおける上述したユーザプログラムの実行
動作は良く知られているので詳述しないが、要す
るに、命令実行部6によつてプログラムメモリ7
のアドレス操作を一巡して各命令について解読実
行を行なうことで1サイクルの動作が終了し、こ
の動作の結果、入出力メモリ8の出力データが更
新されるとともに、タイマ/カウンタメモリ9の
タイマ/カウンタデータが更新されるのである。
命令実行部6は、1サイクルの動作が終了した
ら、終了通知信号ENDを“1”にしてCPU1に
動作終了を知らせる。
CPU1は、終了通知信号ENDが“1”になつ
たのを受けて、制御ポート17を介して命令実行
部6に与えていた動作指令信号aを“0”に戻
す。この指令信号aが“0”になると、切替回路
10,12が反転するとともにゲート11,1
3,14がオンとなり、プログラムメモリ7、入
出力メモリ8、タイマ/カウンタメモリ9のアド
レス入力端がCPU1のアドレスバスABに接続さ
れるとともに、これらメモリ7,8,9のデータ
入出力端がCPU1のデータバスDBに接続され
る。すなわち、命令実行部6側に接続されていた
プログラムメモリ7、入出力メモリ8、タイマ/
カウンタメモリ9がCPU1側に接続される。
この状態(a=“0”)において、CPU1はま
ず入出力更新処理を行ない、続いてシステムサー
ビス処理を行なう。入出力更新処理は、入出力部
4の入力回路4Aに外部入力信号として与えられ
ている多数の入力データを制御回路4Cを介して
入出力メモリ8の各対応エリアに書込むととも
に、入出力メモリ8に記憶されている多数のデー
タを制御回路4Cを介して出力回路4Bの各対応
回路にセツトし、これらを外部出力信号とする制
御である。すなわち、入出力メモリ8と入出力部
4との間で入出力データを交換する。次のシステ
ムサービス処理は、プログラムコンソール5に係
わる処理である。プログラムコンソール5は、表
示器5Bおよびキーボード5Aと、これらと
CPU1を結ぶ制御回路5Cとからなり、この明
細書では説明しないが、プログラムメモリ7に任
意のユーザプログラムを書込む際に使用される
他、プログラム実行中の各種の動作表示やモニタ
ー表示がCPU1のシステムサービス処理によつ
て表示器5Bに表示される。CPU1は、システ
ムサービス処理を終了したならば、制御ポート1
7を介して命令実行部6に与える動作指令信号a
を再び“1”にする。これをうけて、命令実行部
6が前述のようにユーザプログラムの命令実行動
作を開始する。
このようにしてユーザプログラムの命令実行動
作と、入出力更新動作と、システムサービス処理
とがこの順番で繰り返し行なわれる。第2図はこ
の動作の順番と上記信号aおよびENDの関係を
示すタイムチヤートである。
次に、本発明に係る強制操作入力の対象となる
タイマ/カウンタ命令について説明する。第3A
図はタイマ命令を使つたユーザプログラムの一部
をラダーダイヤグラムの表現形式で示し図であ
り、第3B図は上記ラダーダイヤグラムで表され
たユーザプログラムをユーザ命令のフオーマツト
で表した命令リストである。両図に表されている
ユーザプログラムの表現形式は良く知られている
ものであるので詳述しない。要するに、入力番号
10の入力信号が“1”になるとタイマ/カウン
タ番号01のタイマが起動され、設定値15秒を経
過後にこのタイマ01の出力が“1”となり、こ
れを受けて入力番号40の入力信号が“1”とな
る、ことを表しているものである。ここで、第3
B図に示しているように、タイマ命令は一般に2
語命令の形をとる。1語目目にタイマ命令の命令
コードとタイマ番号を示す入出力アドレスのデー
タが入り、続く2語目に時間の設定値である数値
データが入るものである。また第4図は上記タイ
マ命令およびカウンタ命令の実行に必要なデータ
を格納するタイマ/カウンタメモリ9のデータ構
成を示している。タイマ/カウンタメモリ9に
は、各タイマ/カウンタ番号に対応したエリアが
割り当てられており、各番号のエリア毎に、計数
現在値を格納するエリアと、計数動作に必要な計
数更新フラグPSFと、カウンタアツプしたか否か
(タイムアツプしたか否か)を示す出力フラグ
UPFとが一組のデータとして格納される。タイ
マ/カウンタ命令の実行方式にはアツプカウント
方式とダウンカウント方式があるが、この実施例
ではダウンカウント方式を説明する。第3A図、
第3B図のプログラム例についてタイマ命令の実
行動作を簡単に説明する。この場合、タイマ番号
01の起動信号となつている入力信号10が
“0”であるとき、タイマ命令の実行時に、2語
目の15秒という設定値がタイマ/カウンタメモリ
9の対応エリアの現在値エリアにストアされる。
また同時にフラグPSFを初期状態にし、出力フラ
グUPFはカウントアツプしていないことを示す
“0”にする。なおPSFというのは、方形波信号
であるタイマクロツクを計数するのに、そのクロ
ツクの立ち上がりまたは立ち下がりにて計数動作
をする必要があるが、その立ち上がり立ち下がり
を検出するために利用されるフラグである(これ
は良く知られているので詳述しない)。またタイ
マ01の起動信号である入力10が“1”になつ
た場合、タイマ命令の実行時に、タイマクロツク
と上記PSFをチエツクしてタイマクロツクが立ち
上がつたか否かを検出し、タイマクロツクの立ち
上がりが検出されたならば、タイマ/カウンタメ
モリ9の該当番号の現在値エリアのデータ、すな
わち15秒から単位時間だけさし引くダウンカウン
トを行なう。そのマイナス1された数値データを
再びタイマ/カウンタメモリ9の該当エリアの現
在値として格納する。更にそのダウンカウントし
た結果現在値が「0」になつたか否かをチエツク
し、「0」になつた場合には、すなわちタイムア
ツプした場合には、対応する出力フラグUPFを
“1”にする。第3B図において、プログラムア
ドレスn+3のロード命令は、上記タイマ番号0
1の出力フラグUPFをタイマ/カウンタメモリ
9から読み取つてくる命令である。そして次のプ
ログラムアドレスn+4の出力命令にて、番号0
1のタイマの出力フラグUPFの状態が出力信号
40番に反映することになる。以上がタイマ命令
の機能およびその処理についての概要である。
本発明に係る強制操作入力は、PLCの実動作
(オンライン)中において、ユーザプログラムの
実行により作られているタイマ/カウンタメモリ
9のタイマ/カウンタデータをプログラムコンソ
ール5のキーボード5Aからの入力によつて強制
的に書換える操作である。その強制操作の内容
は、セツトコマンドにより指定するタイマ/カウ
ンタをセツトする(カウントアツプ状態にする)
と、リセツトコマンドにより指定するタイマ/カ
ウンタをリセツトする(初期状態にする)との2
種類がある。タイマ/カウンタをリセツトすると
言うのは、タイマ/カウンタメモリ9の該当番号
エリアの現在値を「0」にするとともに出力フラ
グUPFを“1”にすることである。またタイ
マ/カウンタをリセツトすると言うことは、タイ
マ/カウンタメモリ9の該当番号エリアにおける
現在値としてプログラムメモリ7に格納されてい
る該当タイマ/カウンタ命令の2語目の設定値を
セツトするとともに、計数更新フラグPSFを初期
状態にし、かつ出力フラグUPFを“0”にする
ことである。更に加えて、タイマ/カウンタメモ
リ9の強制操作したタイマ/カウンタ番号のエリ
アのデータに関しては命令実行部6によるユーザ
プログラムの実行結果を無視し、強制操作したデ
ータを維持する。このようにすることによつて、
強制操作によつてセツト、リセツトされたタイマ
の論理がユーザプログラムの実行に供され、それ
が出力に反映する。これがタイマ/カウンタのオ
ンラインシユミレーシヨンである。
次に、上記に説明したタイマ/カウンタの強制
操作がどのような処理によつてなされるかを説明
する。第5図はCPU1のシステムサービス処理
プログラムの一部であり、上記強制操作入力を処
理するためのプログラムである。
第5図に従つて説明する。タイマ/カウンタに
ついてオンラインシユミレーシヨンを行なう場
合、使用者はキーボード5Aを操作し、強制操作
したいタイマ/カウンタ番号を入力するととも
に、所定のキーを押下することによつてセツトコ
マンドまたはリセツトコマンドを入力する。この
入力は、CPU1がプログラムコンソール5に関
する制御を行なう前述のシステムサービス処理を
実行したときに受け付けられる。先ずルーチン(1)
でセツトまたはリセツトコマンドが検出される
と、次のルーチン(2)でプログラムコンソール5か
ら入力されたタイマ/カウンタ番号にタイマ/カ
ウンタ命令コードを付加して正規のユーザ命令の
形にし、制御ポート15にセツトする。また次の
ルーチン(3)で制御ポート16に“1”をセツト
し、このポートから出力される強制操作中信号b
を“1”にする。次のルーチン(4)ではセツトコマ
ンドなのかリセツトコマンドなのかを判断する。
セツトコマンドであつた場合、ルーチン(5)に進
み、RAM3に設定されているセツト済フラグSF
が“1”か“0”かを判断する。このセツト済フ
ラグSFが“1”になつているのは、既にタイ
マ/カウンタについての強制操作が完了している
ことを示し、その場合本処理は終了とする。セツ
ト済フラグSFが“0”であつた場合、次のルー
チン(6)でタイマ/カウンタメモリ9にアクセス
し、該当番号エリアの現在値エリアに「0」を書
込むとともに出力フラグUPFに“1”を書込
む。この後ルーチン(7)で上記セツト済フラグSF
を“1”にし本処理を終了する。これで該当番号
のタイマ/カウンタがセツトされたことになる。
また、キーボード5Aで入力された内容がリセ
ツトコマンドであつた場合、ルーチン(4)でNOと
判断されルーチン(8)に進む。ルーチン(8)では、
RAM3に設定されているリセツト済フラグRFを
チエツクする。RF=“1”は、既に強制操作が行
われていることを示し、その場合本処理は終了す
る。RF=“0”である場合次のルーチン(9)に進
み、タイマ/カウンタメモリ9にアクセスし、該
当番号エリアの計数更新フラグPSFを初期状態に
するとともに出力フラグUPFを“0”にする。
続いてその該当番号の現在値エリアにタイマ/カ
ウンタ命令の設定値を格納する訳であるがこの設
定値は、プログラムメモリ7から検索してくる必
要がある。次のルーチン(10),(11),(12),(13),
(14)はプログラムメモリ7から該当するタイ
マ/カウンタ命令を検索するルーチンである。す
なわちルーチン(10)でCPU1側のプログラムカウ
ンタCPCを「0」にし、ルーチン(11)でそのCPC
の内容で示されるアドレスのプログラムメモリ7
からユーザ命令を読出し、ルーチン(12)で、その読
み出したユーザ命令と制御ポート15に格納して
ある強制操作対象となつているタイマ/カウンタ
命令とを比較し、両者が一致するか否かを判断す
る。両命令が一致しない場合、ルーチン(13)で
CPCを歩進し、ルーチン(14)で読み出したユ
ーザ命令がEND命令か否かを判断し、END命令
でなければ先のルーチン8(11)に戻る。この動作を
繰り返し、ユーザプログラムメモリ7のユーザ命
令を順次制御ポート15のユーザ命令と比較し、
これによつて強制操作対象となつているタイマ/
カウンタ命令が検出されると、ルーチン(15)に
進む。ルーチン(15)ではCPCを1だけ歩進
し、次のルーチン(16)でそのCPCで示される
ユーザ命令をプログラムメモリ7から読み出す。
このようにして読み出されるユーザ命令は、タイ
マ/カウンタ命令の2語目に割り当てられている
設定値のデータである。次のルーチン(17)で検
出した上記設定値のデータをタイマ/カウンタメ
モリ9の該当番号の現在値エリアに書込む。その
後ルーチン(18)でリセツト済フラグRFを1に
する。これで本ルーチンの終了となる。なお、キ
ーボード5Aからのセツトコマンドまたはリセツ
トコマンドの入力がなくなつた場合、最初のルー
チン(1)でNOと判断され、その場合はルーチン
(19)で制御ポート16の強制操作中信号bを
“0”にする。
上述のようにして、プログラムコンソール5に
て強制操作入力をすると、CPU1のシステムサ
ービス処理の実行により、タイマ/カウンタメモ
リ9の指定したタイマ/カウンタ番号エリアのデ
ータが強制的に書換えられる。この後前述のよう
に命令実行部6によるユーザプログラムの命令実
行動作に移る訳であるが、その命令実行動作は上
記の強制的に書換えられたタイマ/カウンタデー
タに基づいてなされることになる。そのために、
この強制的に書換えたタイマ/カウンタデータ
は、他の出力データを決定する論理演算に関与
し、ユーザプログラムの論理上の矛盾は生じな
い。また、ユーザプログラムの命令実行動作によ
つて入出力メモリ8の出力データおよびタイマ/
カウンタメモリ9のタイマ/カウンタデータが書
換えられることになるが、上記の強制的に書換え
たタイマ/カウンタデータについては、以下のよ
うにして命令実行部6によつて書換えられるのが
禁止される。つまり第1図において、命令実行部
6による解読実行中のユーザ命令、すなわち命令
レジスタ6Bにストアされている命令は、比較回
路20の一方の入力側に供給される。この比較回
路20の他方の入力側には、前述のルーチン(2)に
よつて制御ポート15にセツトされた内容、すな
わち強制操作対象となつているタイマ/カウンタ
命令(1語目)が供給されている。比較回路20
にてこれら両入力が比較され、両入力データが一
致したとき、この比較回路20の出力信号cが
“1”になる。すなわち、ユーザプログラムの各
命令の内、強制操作中のタイマ命令あるいはカウ
ンタ命令が命令レジスタ6Bに読み出され、命令
実行部6による解読実行に供されたとき、比較回
路20の出力信号cが“1”となる。ここで、命
令実行中では制御ポート17からの指令信号aが
“1”であり、また強制操作中では制御ポート1
6からの強制操作中信号bも“1”である。この
状態において、上記のように比較回路20の出力
信号cが“1”になると、アンドゲート19の3
入力a,b,cが全て“1”となり、その出力信
号dが“1”となる。この出力信号d=“1”に
よつて禁止ゲート18が禁止され、命令実行部6
の制御端WPから“1”となる書込みパルスが発
せられても、禁止ゲート18の出力信号は“0”
のままで、入出力メモリ8およびタイマ/カウン
タメモリ9は書込みモードにならない。従つて、
強制操作の対象となつているタイマ/カウンタ命
令の実行結果は、タイマ/カウンタメモリ9に書
込まれず、強制的に書換えた上記タイマ/カウン
タデータは変化せずにそのまま維持される。
なお、以上の実施例においてはタイマ/カウン
タデータは入出力メモリ8とは別に設けたタイ
マ/カウンタメモリ9に格納されているが、本発
明はこのようなメモリ構成に限定される訳ではな
い。すなわち、入出力メモリ8の所定エリアにタ
イマ/カウンタデータを格納するようにしても良
いし、タイマ/カウンタデータのうち、現在値デ
ータのみを入出力メモリ8の空きエリアに格納
し、二つのフラグに関しては別設したフラグメモ
リを利用するような構成でもよい。
以上詳細に説明したように、この発明によれ
ば、タイマ/カウンタ機能を有するPLCにおい
て、ユーザプログラム実行中にその実行結果を無
視して特定のタイマ/カウンタ番号のタイマ/カ
ウンタデータを強制的に書換え、任意のタイマ/
カウンタを任意にセツトしたりリセツトしたり
し、そのことによるPLCおよび制御対象機器の反
応をチエツクするというタイマ/カウンタのオン
ラインシユミレーシヨン動作を、極めて簡単な操
作でもつて行なえることとなり、またこの強制操
作によつてユーザプログラム上の論理の矛盾も生
ぜず、論理矛盾による危険を生じることはない。
【図面の簡単な説明】
第1図は本発明を適用したプログラマブル・ロ
ジツク・コントローラの一実施例を示すブロツク
図、第2図は同上プログラマブル・ロジツク・コ
ントローラの動作を示すタイムチヤート、第3A
図はタイマ命令を使つたユーザプログラムの一例
をラダーダイヤグラムの形で示す図、第3B図は
同上プログラム例をユーザ命令の形で示す図、第
4図は第1図におけるタイマ/カウンタメモリ9
のデータ構成を示すメモリマツプ、第5図は本発
明の強制操作を処理するプログラムの構成を示す
フローチヤートである。 1……CPU、2……ROM、3……RAM、4…
…入出力部、5……プログラムコンソール、6…
…命令実行部、7……ユーザプログラムメモリ、
8……入出力メモリ、9……タイマ/カウンタメ
モリ。

Claims (1)

    【特許請求の範囲】
  1. 1 ユーザプログラムが格納されるプログラムメ
    モリと、外部入力信号が与えられる入力回路と、
    外部出力信号を送出する出力回路と、上記入力回
    路及び出力回路に対応した入出力データのバツフ
    アメモリとなる入出力メモリと、タイマ/カウン
    タ命令の実行に必要な計数現在値、出力フラグ及
    び計数更新フラグの各データをタイマ/カウンタ
    番号に対応させて記憶するタイマ/カウンタメモ
    リと、上記プログラムメモリの各命令を順次高速
    に実行し、上記入出力メモリおよびタイマ/カウ
    ンタメモリのデータに基づいて論理演算処理およ
    び計数処理を行なうとともに、その処理結果で上
    記入出力メモリおよびタイマ/カウンタメモリの
    データを書換える命令実行手段と、上記入力回路
    の入力データを上記入出力メモリの所定エリアに
    書込むとともに、上記入出力メモリの所定エリア
    の出力データを上記出力回路にセツトする入出力
    更新手段とを有し、上記命令実行手段によるユー
    ザプログラムを一巡実行する動作と上記入出力更
    新手段の動作とを交互に繰り返すプログラマブ
    ル・ロジツク・コントローラにおいて、強制操作
    するタイマ/カウンタ番号とその番号のタイマ/
    カウンタ機能をセツトするのかリセツトするのか
    を示すコマンドを入力するための強制操作入力手
    段と、この入力手段による強制操作入力を受け
    て、上記入出力更新手段の動作終了後で上記命令
    実行手段の動作開始前の期間に、上記タイマ/カ
    ウンタメモリにおける指定されたタイマ/カウン
    タ番号に対応するエリアに関し、上記計数現在値
    エリアに「0」を書込むこと、または上記プログ
    ラムメモリに格納されている該当タイマ/カウン
    タ命令の設定値を検索して上記計数現在値エリア
    に書込むこと、上記出力フラグおよび計数更新フ
    ラグに“1”または“0”を書込むことを、上記
    コマンド内容に従つて行なう強制書込み手段と、
    上記入力手段による強制操作入力がある期間の上
    記命令実行手段の動作時に、上記タイマ/カウン
    タメモリにおける指定されたタイマ/カウンタ番
    号に対応するエリアについてデータ書換えを禁止
    する書換え禁止手段とを備えたことを特徴とする
    プログラマブル・ロジツク・コントローラ。
JP56072033A 1981-05-13 1981-05-13 Programmable logic controller Granted JPS57187707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56072033A JPS57187707A (en) 1981-05-13 1981-05-13 Programmable logic controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56072033A JPS57187707A (en) 1981-05-13 1981-05-13 Programmable logic controller

Publications (2)

Publication Number Publication Date
JPS57187707A JPS57187707A (en) 1982-11-18
JPS6160442B2 true JPS6160442B2 (ja) 1986-12-20

Family

ID=13477685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56072033A Granted JPS57187707A (en) 1981-05-13 1981-05-13 Programmable logic controller

Country Status (1)

Country Link
JP (1) JPS57187707A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344783A (en) * 1976-10-05 1978-04-21 Mitsubishi Electric Corp Sequence controlling device
JPS53115487A (en) * 1978-03-20 1978-10-07 Hitachi Ltd Electronic system sequence control device
JPS53117182A (en) * 1977-03-23 1978-10-13 Sharp Corp Sequence controller
JPS5428984A (en) * 1977-08-05 1979-03-03 Toyoda Mach Works Ltd Mimic power unit of sequence controller
JPS5464277A (en) * 1977-10-31 1979-05-23 Toshiba Corp Sequence controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344783A (en) * 1976-10-05 1978-04-21 Mitsubishi Electric Corp Sequence controlling device
JPS53117182A (en) * 1977-03-23 1978-10-13 Sharp Corp Sequence controller
JPS5428984A (en) * 1977-08-05 1979-03-03 Toyoda Mach Works Ltd Mimic power unit of sequence controller
JPS5464277A (en) * 1977-10-31 1979-05-23 Toshiba Corp Sequence controller
JPS53115487A (en) * 1978-03-20 1978-10-07 Hitachi Ltd Electronic system sequence control device

Also Published As

Publication number Publication date
JPS57187707A (en) 1982-11-18

Similar Documents

Publication Publication Date Title
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JP3024422B2 (ja) プログラマブルコントローラおよびプログラマブルコントローラの運転方法
JPS6160442B2 (ja)
JPS5952303A (ja) 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ
JP3015793B1 (ja) プログラマブルコントロ―ラ
JPS58178408A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPH051888B2 (ja)
JPS5949609A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPS6225213B2 (ja)
JPS5931745B2 (ja) 未使用プログラム番号表示方式
JPS63126007A (ja) プログラマブル・コントロ−ラ
JPS6326889B2 (ja)
JPH0648443B2 (ja) プログラマブル・コントロ−ラ
JPS59119413A (ja) プログラマブルコントロ−ラ
JPS616704A (ja) プログラマブル・コントロ−ラ
JP2696811B2 (ja) 電子式プリセツトカウンタ
SU849218A1 (ru) Устройство дл отладки программ
JPS595931B2 (ja) 演算処理システムのアドレス停止方式
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JPS6236570B2 (ja)
JPS5878203A (ja) プログラマブル・コントロ−ラ
JPS63159905A (ja) プログラマブルコントロ−ラの入出力強制オン/オフ方式
JPS5897703A (ja) プログラマブル・コントロ−ラ
JPH05241853A (ja) プログラマブルコントローラ
JPH0449123B2 (ja)