JPS58158747A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS58158747A JPS58158747A JP57041243A JP4124382A JPS58158747A JP S58158747 A JPS58158747 A JP S58158747A JP 57041243 A JP57041243 A JP 57041243A JP 4124382 A JP4124382 A JP 4124382A JP S58158747 A JPS58158747 A JP S58158747A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- memory
- error
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はプログラマブル・コントローラに関し、特に
、ユーザプログラムメモリの自己診断技術に関するもの
である。
、ユーザプログラムメモリの自己診断技術に関するもの
である。
従来、プログラマブル・コントローラにｔ３ Ｌプるユ
ーザプログラムメモリの自己診断の方式としては、パリ
ティチェック方式とサムチェック方式の２種が知られて
いる。パリティチェック方式の場合、ユーザプログラム
メモリの１語毎にパリティビットを付加しなければなら
ず、命令語のビット構成とメモリのビット構成の関係上
、この６式ではハードウェアのトｊ約がある等の理由に
より余り適用されていない。他方のサムチェック方式の
場合、ユーザプログラムのをＲ後まで実行しな（ブれば
エラーの有無が検出されないものの、上述のようなハー
ドウェア上の制約がないため、プログラマブル・コント
ローラの自己診断としてはこの方が適当であり、多く採
用されている。
ーザプログラムメモリの自己診断の方式としては、パリ
ティチェック方式とサムチェック方式の２種が知られて
いる。パリティチェック方式の場合、ユーザプログラム
メモリの１語毎にパリティビットを付加しなければなら
ず、命令語のビット構成とメモリのビット構成の関係上
、この６式ではハードウェアのトｊ約がある等の理由に
より余り適用されていない。他方のサムチェック方式の
場合、ユーザプログラムのをＲ後まで実行しな（ブれば
エラーの有無が検出されないものの、上述のようなハー
ドウェア上の制約がないため、プログラマブル・コント
ローラの自己診断としてはこの方が適当であり、多く採
用されている。
ところで、従来のサムチェック方式を採用したプログラ
マブル・コントローラにあっては、ユーザプログラムの
一巡実行時点でエラーが検出されると、その時点でコン
トローラのシーケンスｔＩＩ１ｍｌｌ動作を停止し、ユ
ーザプログラムメモリのリードエラーが生じたことを報
知ダるようになっている。
マブル・コントローラにあっては、ユーザプログラムの
一巡実行時点でエラーが検出されると、その時点でコン
トローラのシーケンスｔＩＩ１ｍｌｌ動作を停止し、ユ
ーザプログラムメモリのリードエラーが生じたことを報
知ダるようになっている。
このように、ただ１回のメモリリードエラーが生じただ
けで、コントローラの制御動作を停止してしまうのは余
り適切ではない。なぜなら、例えば極く偶発的で一時的
なノイズによってメモリのリードエラーが生じたとする
と、再リードすることによって正しいデータを読取るこ
とができるというのは、往々にして発生していることで
あり、従ってプログラマブル・コントローラにおいても
、一度のメモリリードエラーで制御動作を停止してしま
うのではなく、エラーが検出されたならばもう一度ユー
ザプログラムを誘出して、それでもエラーが検出された
ならば制御動作を停止させる、というのが望ましい。
けで、コントローラの制御動作を停止してしまうのは余
り適切ではない。なぜなら、例えば極く偶発的で一時的
なノイズによってメモリのリードエラーが生じたとする
と、再リードすることによって正しいデータを読取るこ
とができるというのは、往々にして発生していることで
あり、従ってプログラマブル・コントローラにおいても
、一度のメモリリードエラーで制御動作を停止してしま
うのではなく、エラーが検出されたならばもう一度ユー
ザプログラムを誘出して、それでもエラーが検出された
ならば制御動作を停止させる、というのが望ましい。
しかし、従来のプログラマブル・コントローラではこの
ようにすることができなかった。なぜなら、ユーザプロ
グラムを解読実行すると言うことは、各ユーザ命令の論
理演算結果でもって入出カメモリ中の出力データを順次
書換えていくことであって、ユーザプログラムの一巡実
行後にユーザプログラムメモリのり−ドエラーがあった
ことが分っても、そのときには既にリードエラーを生じ
ているユーザプログラムの実行結果でもって入出カメモ
リの出力データを書換えているからである。
ようにすることができなかった。なぜなら、ユーザプロ
グラムを解読実行すると言うことは、各ユーザ命令の論
理演算結果でもって入出カメモリ中の出力データを順次
書換えていくことであって、ユーザプログラムの一巡実
行後にユーザプログラムメモリのり−ドエラーがあった
ことが分っても、そのときには既にリードエラーを生じ
ているユーザプログラムの実行結果でもって入出カメモ
リの出力データを書換えているからである。
つまり、リードエラーを生じたユーザプログラムの実行
結果である出力データにも誤りを生じている可能性が極
めて高く、従ってユーザプログラムを再実行しようとし
ても、その元となる入出力データの信頼性が既に失われ
ているのでできない訳である。
結果である出力データにも誤りを生じている可能性が極
めて高く、従ってユーザプログラムを再実行しようとし
ても、その元となる入出力データの信頼性が既に失われ
ているのでできない訳である。
この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、少しのハードウェアとソフトウェア
の追加により、ユーザプログラムメモリのリードエラー
が１回生じたとき、シーケンス１計の連続性を全く損う
ことなしに、ニーずプログラムを再実行し、その再実行
時に１−ラーが検出されれば制御動作を停止プるが、丙
寅（１時に上記エラーが解消しておれば、シーケンス１
鄭の連続性を失うことなくことなく正しい制ｗＪ動作を
継続できるようにしたプログラマブル・コントローラを
提供することにある。
あり、その目的は、少しのハードウェアとソフトウェア
の追加により、ユーザプログラムメモリのリードエラー
が１回生じたとき、シーケンス１計の連続性を全く損う
ことなしに、ニーずプログラムを再実行し、その再実行
時に１−ラーが検出されれば制御動作を停止プるが、丙
寅（１時に上記エラーが解消しておれば、シーケンス１
鄭の連続性を失うことなくことなく正しい制ｗＪ動作を
継続できるようにしたプログラマブル・コントローラを
提供することにある。
以下、この発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図はこの発明を適用したプログラマブル・コントロ
ーラのハードウェアの構成を示すブロック図であり、第
２図はそのソフトウェアの構成を示すフローチャートで
ある。これらの図は、本発明の要旨とする部分が明確に
現れるように、それを中心にして表現したものである。
ーラのハードウェアの構成を示すブロック図であり、第
２図はそのソフトウェアの構成を示すフローチャートで
ある。これらの図は、本発明の要旨とする部分が明確に
現れるように、それを中心にして表現したものである。
このプログラマブル・コントローラは、基本構成として
、ユーザプログラムが格納されるユーザプログラムメモ
リ１と、外部入力信号が与えられる入力回路２と、外部
出力信号を送出する出力回路３と、上記入力回路２およ
び出力回路３に対応した入出力データのバッファメモリ
となる入出カメモリ４と、上記ユーザプログラムメモリ
１の命令を順次高速に実行し、上記入出カメモリ４のデ
ータに基づいて演算処理をし、その処理結果で上記入出
カメモリ４の出力データを書換える命令実行手段と、上
記入力回路２の入力データを１配入出カメモリ４の所定
エリアＥ１に癌込む入力更新手段と、上記入出カメモリ
４の所定エリアＥ２の出力データを上記出力回路３にセ
ットする出り先駈手段とを有し−、上記入力更新手段、
命令実行手段および出力更新手段の動作を順番に繰り返
すものである。
、ユーザプログラムが格納されるユーザプログラムメモ
リ１と、外部入力信号が与えられる入力回路２と、外部
出力信号を送出する出力回路３と、上記入力回路２およ
び出力回路３に対応した入出力データのバッファメモリ
となる入出カメモリ４と、上記ユーザプログラムメモリ
１の命令を順次高速に実行し、上記入出カメモリ４のデ
ータに基づいて演算処理をし、その処理結果で上記入出
カメモリ４の出力データを書換える命令実行手段と、上
記入力回路２の入力データを１配入出カメモリ４の所定
エリアＥ１に癌込む入力更新手段と、上記入出カメモリ
４の所定エリアＥ２の出力データを上記出力回路３にセ
ットする出り先駈手段とを有し−、上記入力更新手段、
命令実行手段および出力更新手段の動作を順番に繰り返
すものである。
上記命令実行手段、入力更新手段および出力更新手段、
その他の全体的なタイミングＩＩＩ Ｉｌｌはいわゆる
マイクロプロセッサで構成されるＣＰＵ （中央処理ユ
ニット）５によって実現される。
その他の全体的なタイミングＩＩＩ Ｉｌｌはいわゆる
マイクロプロセッサで構成されるＣＰＵ （中央処理ユ
ニット）５によって実現される。
ＣＰＵ５はシステムプログラムメモリ６ （ＲＯＭ）に
格納されたシステムプログラムを実行し、ワーキングメ
モリ７ （ＲＡＭ）を各種制御データの一時記憶エリア
として使い、上述の命令実行手段、入力更新手段および
出力更新手段としてのＩＩＩ御動作の他、システム全体
のタイミング１１０１０や以下に説明するこの発明の要
旨となるユーザプログラムメモリ１の自己診断に係わる
制御等を行なうものである。また、動作状態の各穫モニ
タ表示や後述するエラー表示等を行なうための表示部８
を備えている。
格納されたシステムプログラムを実行し、ワーキングメ
モリ７ （ＲＡＭ）を各種制御データの一時記憶エリア
として使い、上述の命令実行手段、入力更新手段および
出力更新手段としてのＩＩＩ御動作の他、システム全体
のタイミング１１０１０や以下に説明するこの発明の要
旨となるユーザプログラムメモリ１の自己診断に係わる
制御等を行なうものである。また、動作状態の各穫モニ
タ表示や後述するエラー表示等を行なうための表示部８
を備えている。
この発明に係るプログラマブル・コントローラは、上述
した基本構成に加えて、次に述べる各構成を備える。つ
まり、上記出力更新手段の動作に伴って上記入出カメモ
リ４の出力データエリアＥ２の出力データを他の記憶エ
リアＥ３に退避させる出力データ退避手段と、上記命令
実行手段の動作と並行して、上記ユーザプログラムメモ
リ１から続出される各命令について順次サムチェック演
斡を行なうサムチェック演算手段と、上記命令実行手段
によってユーザプログラムの一巡実行後でかつ上記出力
更新手段の動作開始前に、上記サムチェック演輝手段の
演斡結果を予め求められている真値と比較してエラーの
有無を判定する判定手段とこの判定手段でエラーが検出
されたとき、上記出力更新手段および出力データ退避手
段の動作を禁止し、かつ上記命令実行手段によって上記
他の記憶エリアＥ３に退避しである出力データに基づい
たユーザプログラムの再実行を行なわせる再実行制御手
段と、上記判定手段で連続して２回エラーが検出された
とき所定のエラー処理を行なうエラー処理制御手段とを
備える。これらの出力データ退避手段、サムチェック演
鐸手段１判定手段。
した基本構成に加えて、次に述べる各構成を備える。つ
まり、上記出力更新手段の動作に伴って上記入出カメモ
リ４の出力データエリアＥ２の出力データを他の記憶エ
リアＥ３に退避させる出力データ退避手段と、上記命令
実行手段の動作と並行して、上記ユーザプログラムメモ
リ１から続出される各命令について順次サムチェック演
斡を行なうサムチェック演算手段と、上記命令実行手段
によってユーザプログラムの一巡実行後でかつ上記出力
更新手段の動作開始前に、上記サムチェック演輝手段の
演斡結果を予め求められている真値と比較してエラーの
有無を判定する判定手段とこの判定手段でエラーが検出
されたとき、上記出力更新手段および出力データ退避手
段の動作を禁止し、かつ上記命令実行手段によって上記
他の記憶エリアＥ３に退避しである出力データに基づい
たユーザプログラムの再実行を行なわせる再実行制御手
段と、上記判定手段で連続して２回エラーが検出された
とき所定のエラー処理を行なうエラー処理制御手段とを
備える。これらの出力データ退避手段、サムチェック演
鐸手段１判定手段。
再実行制御手段およびエラー処理制御手段は上記ＣＰＵ
５がシステムプログラムを実（ｊすることによって実現
される。
５がシステムプログラムを実（ｊすることによって実現
される。
次ニ、ＣＰＵ５によって実行されるシス′７１１プログ
ラムの概要を示す第２図のフローチャートに従ってＣＰ
Ｕ５の制卸動作を順番に説明する。
ラムの概要を示す第２図のフローチャートに従ってＣＰ
Ｕ５の制卸動作を順番に説明する。
１！源投入によって実行される最初のステップ２００で
は、上記出力回路３．ワーキングメモリ７および入出カ
メモリ４等をイニシャライズする。
は、上記出力回路３．ワーキングメモリ７および入出カ
メモリ４等をイニシャライズする。
次のステップ２０１では、入力回路２に与えられている
最新の外部入力信号を入出カメモリ４の入力データエリ
アＥ１に取込む入力更新を行なう。
最新の外部入力信号を入出カメモリ４の入力データエリ
アＥ１に取込む入力更新を行なう。
続くステップ２０２以降はユーザプログラムの実行ルー
チンであり、まず、ステップ２０２では１−ザブログラ
ムメモリ１をアドレッシングするためのプログラムカウ
ンタＰｃをクリアする。次のステップ２０３では、ワー
キングメモリ７に設定されているサムチェックレジスタ
ＳＣＲをクリアする。このレジスタＳＣＲは次に説明す
るサムチェック演算に使用される。次のステップ２０４
では、プログラムカウンタＰＣでアドレッシングされる
ところのユーザプログラムメモリ１の１命令を読出し、
また同時に、その読出した命令をサムチェックレジスタ
ＳＣＲに加算する。つまり、命令語を数値データとして
レジスタＳＣＲに順次加粋していくことによりサムチェ
ックを行なうものぐある。次のステップ２０５で読出し
た命令を実行する。次のステップ２０６でユーザプログ
ラムの最後に挿入されているＥＮＤ命令まで実行したか
どうかを判断する。ユーザプログラムの最後まで達して
いないときはステップ２０７に進み、プログラムカウン
タＰＣを＋１し、先のステップ２０４に戻る。つまり、
ユーザプログラムのＥＮＤ命令に達するまで、上記ステ
ップ２０４→２０５→２０６→２０７が高速で繰り返さ
れる。これが上述した命令実行手段の動作であり、また
同時に上述したサムチェック演舞手段が動作しており、
レジスタＳＣＲに順次各命令が数値データとして加算さ
れて行く。そして、ユーザプログラムを一巡実行すると
ステップ２０６でＹＥＳと判断され、ステップ２０８に
進む。このステップ２０８は」二述した判定手段に相当
するルーチンである。つまり、ユーザプログラムを一巡
実行する開に上記サムチェックレジスタＳＣＲに累計さ
れた鎖と、予め求められている真値とを比較し、両名が
一致するか否かを判断プる。
チンであり、まず、ステップ２０２では１−ザブログラ
ムメモリ１をアドレッシングするためのプログラムカウ
ンタＰｃをクリアする。次のステップ２０３では、ワー
キングメモリ７に設定されているサムチェックレジスタ
ＳＣＲをクリアする。このレジスタＳＣＲは次に説明す
るサムチェック演算に使用される。次のステップ２０４
では、プログラムカウンタＰＣでアドレッシングされる
ところのユーザプログラムメモリ１の１命令を読出し、
また同時に、その読出した命令をサムチェックレジスタ
ＳＣＲに加算する。つまり、命令語を数値データとして
レジスタＳＣＲに順次加粋していくことによりサムチェ
ックを行なうものぐある。次のステップ２０５で読出し
た命令を実行する。次のステップ２０６でユーザプログ
ラムの最後に挿入されているＥＮＤ命令まで実行したか
どうかを判断する。ユーザプログラムの最後まで達して
いないときはステップ２０７に進み、プログラムカウン
タＰＣを＋１し、先のステップ２０４に戻る。つまり、
ユーザプログラムのＥＮＤ命令に達するまで、上記ステ
ップ２０４→２０５→２０６→２０７が高速で繰り返さ
れる。これが上述した命令実行手段の動作であり、また
同時に上述したサムチェック演舞手段が動作しており、
レジスタＳＣＲに順次各命令が数値データとして加算さ
れて行く。そして、ユーザプログラムを一巡実行すると
ステップ２０６でＹＥＳと判断され、ステップ２０８に
進む。このステップ２０８は」二述した判定手段に相当
するルーチンである。つまり、ユーザプログラムを一巡
実行する開に上記サムチェックレジスタＳＣＲに累計さ
れた鎖と、予め求められている真値とを比較し、両名が
一致するか否かを判断プる。
この予め求められた真値というのは、例えば」−ザブロ
グラムを設定する際に手計算またｔ、ｔ ４１！械３↑
粋によってサムチェック演算して求められた蛸であり、
その真値は例えばデジタルスイッチ等によって設定され
たり、あるいはバッテリバックアップされる入出カメモ
リ４の特定のエリアに格納されている。
グラムを設定する際に手計算またｔ、ｔ ４１！械３↑
粋によってサムチェック演算して求められた蛸であり、
その真値は例えばデジタルスイッチ等によって設定され
たり、あるいはバッテリバックアップされる入出カメモ
リ４の特定のエリアに格納されている。
ユーザプログラムメモリ１のリードエラーを生じていな
ければレジスタＳＣＨの値は上記真値と一致し、その場
合はステップ２０Ｂから２０９に進む。ステップ２０９
ではワーキングメモリ７に設定されているエラーフラグ
ＥＦをリセットする。
ければレジスタＳＣＨの値は上記真値と一致し、その場
合はステップ２０Ｂから２０９に進む。ステップ２０９
ではワーキングメモリ７に設定されているエラーフラグ
ＥＦをリセットする。
次のステップ２１０では、先の命令実行手段の動作によ
って書換えられた入出カメモリ４の出力データエリアＥ
２の出力データを出力回路３に転送して外部出力（８号
とする出力更！１′！動作を行なう。
って書換えられた入出カメモリ４の出力データエリアＥ
２の出力データを出力回路３に転送して外部出力（８号
とする出力更！１′！動作を行なう。
また、次のステップ２１１で入出カメモリ４の出力デー
タエリアＥ２の最新の出力データを退避エリアＥ３にも
転送する。これが上述の出力データ退避手段の動作であ
る。その後先のステップ２０１に戻つτ入力更ｆｆ１ｉ
ｉ１作を行ない、続いてステップ２０２以降の命令実行
手段の動作を開始し、ユーザプログラムを先頭から実行
する。ユーザプログラムメモリ１のリードエラーが検出
されなければ、以上のステップ２０１〜２１１までが繰
り返し実行される。
タエリアＥ２の最新の出力データを退避エリアＥ３にも
転送する。これが上述の出力データ退避手段の動作であ
る。その後先のステップ２０１に戻つτ入力更ｆｆ１ｉ
ｉ１作を行ない、続いてステップ２０２以降の命令実行
手段の動作を開始し、ユーザプログラムを先頭から実行
する。ユーザプログラムメモリ１のリードエラーが検出
されなければ、以上のステップ２０１〜２１１までが繰
り返し実行される。
以上の動作の過程において、ユーザプログラムを一巡実
行終了した時点でサムチェックレジスタＳＣＲの値が上
記真値に一致せず、ユーザプログラムメモリ１のリード
エラーが検出された場合、ステップ２０８から２１２側
へ進む。ステップ２１２では、上記エラーフラグＥＦが
リセットされているか否か、つまりエラー検出が初めて
であるか２回目であるかが判断される。初めてである場
合はステップ２１３に進み、エラーフラグＥ「をセット
する。次のステップ２１４で、入出カメモリ４のエリア
Ｅ３に退避しである出力データを出力データエリアＥ２
に転送する。そして、先のステップ２０１に戻る。つま
り、先に説明したようにリードエラーを生じたユーザプ
ログラムの実行動作においては、その動作によって＾換
えられたエリアＥ２の出力データの信頼性は既に失われ
ており、その出力データに代えてエラーを生じたユーザ
プログラム実行の直前の出力データ（退避−ｌリアＥ３
に格納されている）を出力データエリアＥ２に戻１゜そ
の状態でステップ２０１に戻り、入力更新動作を行ない
、更にステップ２０２以降の命令実行手段の動作を開始
する。このとき、出力更新ルーチン２１０および出力デ
ータの退避ルーチン２１１は通過しておらず、従って上
述の信頼性のない出力データが出力回路３に転送されて
外部出力信号として出力されることはない。以上が上述
した再実行制御手段である。
行終了した時点でサムチェックレジスタＳＣＲの値が上
記真値に一致せず、ユーザプログラムメモリ１のリード
エラーが検出された場合、ステップ２０８から２１２側
へ進む。ステップ２１２では、上記エラーフラグＥＦが
リセットされているか否か、つまりエラー検出が初めて
であるか２回目であるかが判断される。初めてである場
合はステップ２１３に進み、エラーフラグＥ「をセット
する。次のステップ２１４で、入出カメモリ４のエリア
Ｅ３に退避しである出力データを出力データエリアＥ２
に転送する。そして、先のステップ２０１に戻る。つま
り、先に説明したようにリードエラーを生じたユーザプ
ログラムの実行動作においては、その動作によって＾換
えられたエリアＥ２の出力データの信頼性は既に失われ
ており、その出力データに代えてエラーを生じたユーザ
プログラム実行の直前の出力データ（退避−ｌリアＥ３
に格納されている）を出力データエリアＥ２に戻１゜そ
の状態でステップ２０１に戻り、入力更新動作を行ない
、更にステップ２０２以降の命令実行手段の動作を開始
する。このとき、出力更新ルーチン２１０および出力デ
ータの退避ルーチン２１１は通過しておらず、従って上
述の信頼性のない出力データが出力回路３に転送されて
外部出力信号として出力されることはない。以上が上述
した再実行制御手段である。
上記のようにして退避されていた出力データに基づいて
ユーザプログラムが再実行され、それが終了して再びス
テップ２０８にてリードエラーがあったか否かが判断さ
れ、その結果エラーを生じていなければ、通常どうりス
テップ２０９→２１０→２１１と進む。すなわち、再実
行することによって！ｌ換えられた出力データを出力回
路３に転送し、またこの出力データをエリアＥ３に退避
させ、そして先のステップ２０１に戻る。これによって
シーケンスｌ１ｌｉｌｌｌの連続性が損われることなく
、また誤った出力データが外部出力信号として送出され
ることなく制御動作がＷ続されることになる。
ユーザプログラムが再実行され、それが終了して再びス
テップ２０８にてリードエラーがあったか否かが判断さ
れ、その結果エラーを生じていなければ、通常どうりス
テップ２０９→２１０→２１１と進む。すなわち、再実
行することによって！ｌ換えられた出力データを出力回
路３に転送し、またこの出力データをエリアＥ３に退避
させ、そして先のステップ２０１に戻る。これによって
シーケンスｌ１ｌｉｌｌｌの連続性が損われることなく
、また誤った出力データが外部出力信号として送出され
ることなく制御動作がＷ続されることになる。
しかし、再実行後のステップ２０８で再びエラーが検出
されるとステップ２１２に進み、ここでは先にエラーフ
ラグＥＦがセットされていることからＮＯと判定され、
ステップ２１５に進む。このステップ２１５はエラー処
理ルーチンで、表示ｍ８ｔ、：所定のエラー表示をする
とともに、心髄なデータの退避等を行なった後、ＣＰＵ
５の動作を停止する。これによって使用者にエラー発生
のため動作を停止した旨が報知される。
されるとステップ２１２に進み、ここでは先にエラーフ
ラグＥＦがセットされていることからＮＯと判定され、
ステップ２１５に進む。このステップ２１５はエラー処
理ルーチンで、表示ｍ８ｔ、：所定のエラー表示をする
とともに、心髄なデータの退避等を行なった後、ＣＰＵ
５の動作を停止する。これによって使用者にエラー発生
のため動作を停止した旨が報知される。
なお、上記実施例においては、上記サムチェック演算手
段をＣＰｔＪ５にて実現していたが、この発明これに限
定されるものでなく、ニーザブ０グラムメモリ１のデー
タバスに接続された専用のサムチェック演算回路を設け
ても良く、この１合は命令実行手段に対するオーバヘッ
ドがなくなって好ましい。
段をＣＰｔＪ５にて実現していたが、この発明これに限
定されるものでなく、ニーザブ０グラムメモリ１のデー
タバスに接続された専用のサムチェック演算回路を設け
ても良く、この１合は命令実行手段に対するオーバヘッ
ドがなくなって好ましい。
また、サムチェック演算の方式としては、データを順次
加算していく方式の他に、順次減粋して行く方式等もあ
り、それらのどれを採用しても良い。
加算していく方式の他に、順次減粋して行く方式等もあ
り、それらのどれを採用しても良い。
以上詳細に説明したように、この発明に係るプログラマ
ブル・コントローラにあっては、ユーザプログラムメモ
リのリードエラーが何らかの原因によって１回だけ生じ
た場合はシーケンス制御動作は停止されず、そのエラー
によってシークンスｌ！１１１１１１動作の連続性が損
われることなく制御動作がａ続され、リードエラーが連
続して２回検出したときにＩ’ＨＤ動作を停止するよう
にしているので、偶発的でかつ極めて微小時間のノイズ
等によって徒にｌ１ｊＩＩＩｌ動作が停止してしまうこ
とがなく、より現実に即した制御が行なえるようになる
。
ブル・コントローラにあっては、ユーザプログラムメモ
リのリードエラーが何らかの原因によって１回だけ生じ
た場合はシーケンス制御動作は停止されず、そのエラー
によってシークンスｌ！１１１１１１動作の連続性が損
われることなく制御動作がａ続され、リードエラーが連
続して２回検出したときにＩ’ＨＤ動作を停止するよう
にしているので、偶発的でかつ極めて微小時間のノイズ
等によって徒にｌ１ｊＩＩＩｌ動作が停止してしまうこ
とがなく、より現実に即した制御が行なえるようになる
。
第１図はこの発明に係るプログラマブル・コントローラ
のハードウェア構成を示すブロック図、第２図は第１図
にお番ブるＣＰＵ５によって実行されるシステムプログ
ラムの概要を示すフローチャートである。 １・・・・・・・・・・・・ユーザプログラムメモリ２
・・・・・・・・・・・・入力回路 ３・・・・・・・・・・・・出力回路 ４・・・・・・・・・・・・入出カメモリＥ３・・・・
・・・・・出力データ退避エリア５・・・・・・・・・
・・・ＣＰＵ ６・・・・・・・・・・・・システムプログラムメモリ
７・・・・・・・・・・・・ワーキングメモリＳＣＲ・
・・・・・サムチェックレジスタＥＦ・・・・・・・・
・エラーフラグ ８・・・・・・・・・・・・表示部 特許出願人 ｎ６１［機株式会社 ｒつ−
のハードウェア構成を示すブロック図、第２図は第１図
にお番ブるＣＰＵ５によって実行されるシステムプログ
ラムの概要を示すフローチャートである。 １・・・・・・・・・・・・ユーザプログラムメモリ２
・・・・・・・・・・・・入力回路 ３・・・・・・・・・・・・出力回路 ４・・・・・・・・・・・・入出カメモリＥ３・・・・
・・・・・出力データ退避エリア５・・・・・・・・・
・・・ＣＰＵ ６・・・・・・・・・・・・システムプログラムメモリ
７・・・・・・・・・・・・ワーキングメモリＳＣＲ・
・・・・・サムチェックレジスタＥＦ・・・・・・・・
・エラーフラグ ８・・・・・・・・・・・・表示部 特許出願人 ｎ６１［機株式会社 ｒつ−
Claims (1)
- （１）ユーザプログラムが格納されるユーザプログラム
メモリと、外部入力信号が与えられる入力回路と、外部
出力信号を送出する出力回路と、」記入力回路および出
力回路に対応した入出力データのバッファメモリとなる
入出カメモリと、上記ユーザプログラムメモリの各命令
を順次高速に実行し、上記入出カメモリのデータに基づ
いて演算処理をし、その処理結果で上記入出カメモリの
出力データを１換える命令実行手段と、上記入力回路の
入力データを上記入出カメモリの所定エリアに書込む入
力更新手段と、上記入出カメモリの所定エリアの出力デ
ータを上記出力回路にセットする出力更新手段とを有し
、上記入力更新手段、命令実行手段および出力更新手段
の動作を順番に繰り返すプログラマブル・コントローラ
において、上記出力更新手段の動作に伴って上記入出カ
メモリ中の出力データを他の記憶エリアに退避させる出
力データ退避手段と、上記命令実行手段の動作と並行し
て、上記ユーザプログラムメモリから続出される各命令
について順次サムチェック演算を行なうサムチェック演
算手段と、上記命令実行手段によるユーザプログラムの
一巡実行後でかつ上記出力更新手段の動作開始前に、上
記サムチェック演算手段の演算結果を予め求められてい
る真値と比較してエラーの有無を判定する判定手段と、
このマり足手段でエラーが検出されたとき上記出力更新
手段および出力データ退避手段の動作を禁止し、かつ上
記命令実行手段によって上記他の記憶エリアに退避しで
ある出力データに基づいたユーザプログラムの再実行を
行なわせる再実行制御手段と、上記判定手段で連続して
２回エラーが検出されたとき所定のエラー処理を行なう
エラー処理制御手段とを設けたことを特徴とするプログ
ラマブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041243A JPS58158747A (ja) | 1982-03-16 | 1982-03-16 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041243A JPS58158747A (ja) | 1982-03-16 | 1982-03-16 | プログラマブル・コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58158747A true JPS58158747A (ja) | 1983-09-21 |
Family
ID=12602987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57041243A Pending JPS58158747A (ja) | 1982-03-16 | 1982-03-16 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057272A (ja) * | 1983-09-09 | 1985-04-03 | Nippon Atsuchiyaku Tanshi Seizo Kk | 自動圧接機における導通チエツク装置 |
| JPS61160109A (ja) * | 1985-01-08 | 1986-07-19 | Mitsubishi Electric Corp | 位置決め制御装置のデ−タ処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323241A (en) * | 1976-08-17 | 1978-03-03 | Mitsubishi Electric Corp | Microprogram control processi ng system |
| JPS55118158A (en) * | 1979-03-05 | 1980-09-10 | Fuji Electric Co Ltd | Retrial method to malfunction |
-
1982
- 1982-03-16 JP JP57041243A patent/JPS58158747A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323241A (en) * | 1976-08-17 | 1978-03-03 | Mitsubishi Electric Corp | Microprogram control processi ng system |
| JPS55118158A (en) * | 1979-03-05 | 1980-09-10 | Fuji Electric Co Ltd | Retrial method to malfunction |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057272A (ja) * | 1983-09-09 | 1985-04-03 | Nippon Atsuchiyaku Tanshi Seizo Kk | 自動圧接機における導通チエツク装置 |
| JPH0480348B2 (ja) * | 1983-09-09 | 1992-12-18 | Nippon Atsuchaku Tanshi Seizo Kk | |
| JPS61160109A (ja) * | 1985-01-08 | 1986-07-19 | Mitsubishi Electric Corp | 位置決め制御装置のデ−タ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701915A (en) | Error recovery system in a data processor having a control storage | |
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JPS58158747A (ja) | プログラマブル・コントロ−ラ | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JP2000181746A (ja) | デバッグサポート付プロセッサ、及びデバッグ機能実行制御方法 | |
| JPS58168159A (ja) | プログラマブル・コントロ−ラ | |
| JP2001060162A (ja) | インサーキットエミュレータ | |
| JPS61210441A (ja) | プログラムのバグ検出方法 | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JP3414579B2 (ja) | プログラマブルコントローラ | |
| JPH0782460B2 (ja) | 記録媒体のチェック方法 | |
| JPH01211138A (ja) | 計算機システムの監視回路用リセット回路 | |
| JPH05282175A (ja) | プログラムディバッガ | |
| JPS6012656B2 (ja) | リトライ制御方式 | |
| JPS59103158A (ja) | デイジタル信号処理プログラムデバツグ方式 | |
| JPH0413728B2 (ja) | ||
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPH04215106A (ja) | プログラマブルコントローラ | |
| JPS63233442A (ja) | デバツク支援回路を有するプロセツサ | |
| JPH02162435A (ja) | マイクロプロセツサよびインサーキツトエミユレータ | |
| JPH06324911A (ja) | プログラム実行の中断方法 |