JPH0213472B2 - - Google Patents

Info

Publication number
JPH0213472B2
JPH0213472B2 JP59171657A JP17165784A JPH0213472B2 JP H0213472 B2 JPH0213472 B2 JP H0213472B2 JP 59171657 A JP59171657 A JP 59171657A JP 17165784 A JP17165784 A JP 17165784A JP H0213472 B2 JPH0213472 B2 JP H0213472B2
Authority
JP
Japan
Prior art keywords
photosensitive material
substrate
ceramic
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59171657A
Other languages
English (en)
Other versions
JPS60128695A (ja
Inventor
Oogasutasu Chansu Datsudorei
Kuraaku Reirii Chimoshii
Samuhoguna Maikeru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60128695A publication Critical patent/JPS60128695A/ja
Publication of JPH0213472B2 publication Critical patent/JPH0213472B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0582Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/128Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Producing Shaped Articles From Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、基板のパターン形成方法に関し、
特に金属またはセラミツク基板にパターンを形成
するための方法に関するものである。さらに述べ
ると、この発明は、パターンの幅が0.05mm以下で
あるようなパターンの形成方法に関するものであ
る。この発明によれば、例えば、多層セラミツク
基板やプリントヘツドの誘電絶縁板のフアンアウ
トラインを提供することができる。ここでフアン
アウトとは、導電線の密に集まつた結線網から比
較的粗に拡がつた結線網に接続された導電線のこ
とである。
[従来の技術] 従来より、電子回路チツプ、特に大規模集積回
路(LSI)チツプへの結線を行うための多層セラ
ミツク(MLC)モジユールを製造する場合には、
スクリーニング技術によつて導電線が形成されて
いる。しかし、現在利用されているこれらのスク
リーニング技術には限界があり、0.075mm以上の
幅の導電線しか形成できない。さらにこれらのス
クリーニング技術では、導電線間の絶縁領域の幅
も、やはり0.075mm以上と限界がある。ところが、
最近の高性能モジユールの設計構造では、チツプ
や入出力(I/O)マトリクスの密度が高いため
フアンアウトパターンには、より薄く細い導電線
を使用する必要がある。そして、現在のスクリー
ニングプロセスでは上記の高性能モジユールの要
求に応えることができないので、多層セラミツク
モジユール上の表面に薄膜の結線層を設けること
が提案されている。
しかし、この薄膜層を設けるためにはセラミツ
ク基板を平面化する必要があり、この工程は費用
と時間のかかるものである。さらに薄膜層には、
有機または無機材料の誘電体層が必要である。こ
の誘電体層には孔を形成するが、その孔は現在の
シリコン技術では形成することのできないもので
ある。それに加えて、広い範囲の基板上ではシヨ
ートや断線の発生する確率が大きいからこれらを
補修するための手段も薄膜層には必要である。従
つて、多層セラミツクモジユールに使用されるタ
イプの基板にそのような薄膜を設けることはきわ
めて難しくかつ多くの技術的問題を提示すること
であると言わなければならない。
また、多層セラミツクのプリントヘツド等の装
置の製造においては、導電領域の周囲に誘電絶縁
層を設けることが必要である。さらに、そのよう
な装置に使用される材料はきわめて強固で耐食性
に富むものでなくてはならず、またその装置に出
来るだけ小さい絶縁層を設けたいという要望があ
る。そこで、導電領域にRuO2(二酸化ルテニウ
ム)を使用した多層セラミツクのプリントヘツド
を製造することが提案されている。しかし、現在
実用化されている多層セラミツク技術では、要望
されている0.05mm以下の間隙の絶縁層を設けるこ
とができないでいる。
多層セラミツクマトリクスを提示するものの一
例は、Ruttらによる米国特許第4353957号に見出
される。それには、複数の薄いセラミツクシート
を熱揮発性の一時的な接着剤で接着し、接着剤を
蒸発するためにそれらを熱し、焼結してセラミツ
ク層の間に狭い間隙を形成することによりモノリ
シツクコンデンサを得るようにする方法が開示さ
れている。尚、このあと多層セラミツクコンデン
サに形成された間隙には融解した金属が導入され
る。
また、関連するものとして、Noackによる米
国特許第3247573号がある。これは、金属合金か
らなるシートにフオトレジストを塗布することに
よりマスクを形成することを開示する。この除去
可能なマスクは、次に基板上に接着し、導電性の
粉末からなるペーストと溶剤とをマスクを介して
基板上に押しつける。次に、未処理のフエライト
材料を形成するためのフエライトの粒子をマスク
とペーストの表面に塗布し、はみ出したフエライ
トの粒子は拭い去る。次にマスクを除去し、残つ
た材料は、未処理のフエライトと金属とを焼結し
溶剤を揮発させるために加熱する。
感光性の材料を使用するものについて、関連が
あるのはShawの米国特許第3653898号である。
[発明が解決しようとする問題点] この発明の目的は、金属またはセラミツク基板
において例えば0.05mm程度の幅のきわめて微細で
薄い導電線を形成するための方法を提供すること
にある。
この発明のさらに他の目的は、多層セラミツク
モジユールに適合した導電線のパターンを形成す
る方法を提供することにある。
[問題点を解決するための手段] 本発明のパターン形成方法は、感光性の材料か
らなる層を補強層または支持層上に設けた複合層
を形成する工程を有している。この感光性の材料
を予定のパターンの化学放射線に露光し、次に現
像して補強層上に予定のパターンを形成する。次
に、その複合層を、まだ未処理の工程にあり金属
またはセラミツクの粒子からなる基板に重ね合わ
せる。このとき、複合層の現像された感光性層の
側が基板に対向するようにする。次に基板を、金
属またはセラミツクの粒子を焼結させ、感光性材
料を除去するに十分な高い温度で処理し、こうし
て感光性材料から焼結された金属またはセラミツ
クの基板中にパターンを埋め込む。
[実施例] この発明の方法は、セラミツクまたは金属基板
特に好適には多層セラミツクモジユールにおいて
きわめて薄い導電線を形成することを可能とする
ものである。この発明によれば、幅または長さが
0.05mm、さらに好ましくは0.025mmの導電線を形
成することができる。この発明の目的は、感光性
材料等のレリーフ手段を利用することによつて達
成される。この発明は、補強層または支持層上に
感光性材料を配置した複合層を設ける工程を有し
ている。この感光性材料はポジタイプとネガタイ
プのどちらのものであつてもよい。ポジタイプの
感光性材料とは、化学放射線の照射のもとで被照
射面が溶剤に対して可溶性となり、一方照射され
なかつた面は不溶性にとどまるようなものであ
る。また、ネガタイプの感光性材料とは、化学放
射線の照射のもとで重合反応をおこし不溶性とな
るようなものである。
本発明に使用可能な感光性材料の例としては米
国特許第3469982号、第3526504号及び第3448089
号に記載されている光硬化性の重合可能なネガタ
イプの組成物がある。例えばグリシジルアクリレ
ート及び/またはペンタエリチトールトリアクリ
レートとメチルメタクリレートの重合体がネガタ
イプの感光性材料として知られている。
ポジタイプの感光性材料の例としてはフエニル
フオルム−アルデヒドノボラツク重合体に基づく
ものである。とくに例を示すなら、m−クレゾー
ルフオルムアルデヒドノボラツク高分子組成物で
ある。Shipley AZ1350が挙げられる。これはポ
ジタイプの組成物であり、2−ジアゾ−ナフトー
ル−5スルホン酸エステルのようなジアゾケトン
を含む。そのような組成物では、オルソジアゾケ
トンが光化学反応によつてカルボン酸に変換され
る。このことにより、中性の有機物中で溶解可能
な分子(フエノール重合体)が、弱アルカリ性の
現像用水溶液に容易に解けるようになる。この組
成物は通常、重量比で約15%のジアゾケトン化合
物を含む。
また、さまざまな感光性材料についての論述
は、例えばJournal of the Electrochemical
SocietyのVol.125 No.3、1980年3月発行の
Deckertその他による“Micro−Lithography−
Key to Solid−State Fabrication”45C〜56Cに
記されている。
感光性材料は補強部材または支持部材、好適に
は除去可能な補強部材上に被着される。補強部材
上の感光性材料の厚さは埋め込まれるパターンの
幅よりもあまり小さくない方がよい。その適当な
厚さは、0.0125mm〜0.075mmくらいである。
上記補強用の支持部材または支持膜はさまざま
な物質から選択することができる。例えば、ポリ
アミド、ポリオレフイン、ポリイミド、ポリエス
テル、ビニルポリマ、セルロースエステルなどが
適当である。もし化学放射線の照射を支持膜を介
して行うのであれば、その支持膜は照射された放
射線の一部を透過させるものでなくてはならな
い。この点で特に好適な薄膜は透明なポリエチレ
ンテレフタレートである。
次に感光性材料に所望のパターンの化学放射線
を照射し、続いて感光性材料を現像する。感光性
材料がポジタイプのレジストである場合、露光さ
れた部分が溶剤によつて除去される。また、感光
性材料がポジタイプのレジストである場合、露光
されなかつた部分が適当な溶剤によつて除去され
る。例えば、メチルメタクリレート重合体からな
るネガタイプの感光性薄膜は、1,1,1トリク
ロロエタンにより容易に除去される。
尚、ポジタイプにおいてもネガタイプにおいて
も露光方法及び現像方法は周知であるから、ここ
では詳細に述べる必要はあるまいと思われる。
さて、感光性材料を現像して補強部材上に所望
のパターンを形成した後は、その補強部材を、グ
リーン・シート段階にある基板に重ね合わせる。
この基板は金属粒子、セラミツク粒子またはそれ
らの組成物を含む。ここで注意しておきたいのは
金属粒子とセラミツクの組成物は、各々からなる
混成物のみならず、例えばワーメツト粒子のよう
な、金属とセラミツク粒子の合金からなる粒子も
含むということである。
また、基板がグリーン・シート段階にあると
は、基板を構成する金属粒子またはセラミツク粒
子またはそれらの組成物が例えば合成高分子また
はセルロース誘導体等の熱散逸性の接着剤で接着
された状態を示すものである。すなわち、基板の
粒子を焼結するために熱を加えたとき、この接着
剤が揮発して除去されるという訳である。言いか
えると、グリーン・シート段階とは金属粒子や、
セラミツク粒子や、サーメツト粒子が焼結される
前の段階のことである。
それでも、好ましいのはセラミツクを含む基板
である。というのは、セラミツクは地球上の原材
料を熱処理するだけで製造される材料だからであ
る。そして好適なセラミツクは酸化シリコンや珪
酸アルミニウムなどの珪酸塩やアルミナを含んで
いる。また、ワーメツトとはセラミツクと金属と
を組成物として含むが、セラミツクまたは金属の
単体が通常示さないような物理的性質をもつもの
である。
尚、多層セラミツクを使用する場合、焼結後の
各層の厚さは0.1mm〜0.375mmになる。
セラミツク材料として好ましいのはアルミナ
や、ガラスフリツト及びカルシア−シリカ−マグ
ネシアガラスを含むさまざまのガラス物質であ
る。また、好適な基板はその未処理状態において
重量比8〜25%、好適には12〜16%の有機接着剤
を含む。接着剤は、好ましくはジオクチルとジブ
チルのフタレートを含むフタレート等の塑性化剤
を加えたポリビニルブチラール乃至はポリイミド
などの重合体からなる。その際、重合体と塑性化
剤の比率は重量比で3:1から1:1の間が適当
である。これらの組成物は、本願発明に基づいて
処理を行うのに十分なだけの可撓性を示す。
さて、感光性材料と補強部材とからなる複合層
の現像された側を基板に対向させるように、複合
層を基板表面に重ねあわせる。典型的な重ね合わ
せ工程は室温100℃、気圧100〜3000φ(7.0307〜
210.921Kg/cm2)のもとで行なわれる。
重ね合わせ工程が終了すると、補強部材を積層
体から分離してもよい。しかし、この段階で補強
部材を分離するかどうかはあまり重要ではない。
というのは、もし補強部材の材料が適正に選択さ
れているなら、焼結工程で補強部材は揮発しまた
は分解してしまうであろうからである。それで
も、補強部材または支持部材を積層体から除去す
ることが望ましい。というのは、この段階で補強
部材を除去することは多層構造をなすような積層
体に埋め込まれたパターンを形成するのに特に重
要である。
また、本発明の方法を実行するにあたつては、
積層工程よりも前に感光性材料を露光及び現像す
ることが重要である。というのは、未焼結状態の
基板を感光性材料の現像用の溶剤にさらさなくて
済むからである。もし未焼結状態の基板を溶剤に
さらしたなら、基板に溶剤が浸透して好ましくな
い化学反応が生じるかもしれない。すると、焼結
後の製品に重大な欠損を来たしてしまうようなゆ
がみが基板に生じることになりかねない。
次に積層体を、セラミツク粒子または金属粒子
またはそれらの組成物を焼結させるに十分な高い
温度で処理する。この温度は典型的には900〜
1600℃である。また、もし感光性材料や補強部材
がまだ存在するなら、その高温処理によりそれら
の材料は揮発または分解する。このことはまた、
現像された感光性材料に対応する焼結された基板
に空乏部をつくり出す。
次に、この空乏部に導電線を形成すべき金属を
設置すればよい。
[さらに具体的な実施例の説明] 本発明を一層詳しく説明するため、次に図面を
参照することにしよう。第1図はポリエチレンテ
レフタレート等の補強または支持部材10をあら
わすもので、この支持部材10には現像された予
定のパターンの感光性材料11が担持されてい
る。次に、現像された感光性材料11と支持部材
10とを、未焼結段階にあるセラミツク基板12
に重ね合わせる。そのとき支持部材10の感光性
材料11を担持する側の面がセラミツク基板12
に対向するようにする(第2図参照)。セラミツ
ク基板12には貫通孔13が既に打ち貫かれてい
る。そして、貫通孔13は、上記積層工程で貫通
孔13が閉じてしまわないように可燃性または揮
発性のペーストで充たされている。ペースト14
は、典型的にはテレフタル酸粒子のような可燃性
粒子と、適当な粘性を与えるためのエチルセルロ
ースやブチルカルビトールアセテートなどの有機
溶剤とからなる。ちなみにこのペースト14の粘
度は室温で10000センチポアズ程度である。
典型的な積層工程は温度75℃、気圧1500φ
(105.46Kg/cm2)のもとで約5分間行なわれる。
このとき第3図に示すように、支持部材10は取
り除かれているが、感光性材料11はセラミツク
基板12に埋め込まれることにより支持されてい
る。
次に、第4図に示すように、表面冶金15が、
周知のスクリーニング技術を用いて施される。し
かし、この表面冶金15は、オプシヨンであつ
て、場合によつては形成されないこともある。
次に、未焼結のセラミツク基板12は、パツド
17と、導電線のためのバイアと空乏部(図示し
ない)をもつ別の層体16に積層される(第5図
参照)。次にこの積層体は焼結され、これによつ
て、ペースト14と感光性材料11が揮発または
分解し、それらがあつた箇所にも空乏部18が生
じる。また、表面冶金15は、それが配置された
箇所に焼付けられる。こうして、第5図に示すモ
ジユールが得られる。
次に、感光性材料11が揮発または分解して出
来た孔を通じて空乏部18に金属が流し込まれ
る。尚、第4図に示す表面冶金15が形成されて
いない場合には、モジユール22の表面から空乏
部18に金属を流し込むことができる。例えば、
第6図はモジユール22にその表面から金属を流
し込むのに適した装置を示すものである。この金
属の流し込み工程は次のようなステツプからな
る。すなわち、先ず導通管3を介して吸気装置に
よりチエンバ1内の排気を行う。次に、貯溜体2
にたくわえられた融解金属4中にモジユール22
を浸す。次に、導通管3を介してチエンバ1内に
ガスを注入することにより、チエンバ1内の圧力
を高める。このガスとしては、N2のような不活
性ガスを用いる。貯溜体2を完全にガスで充たし
た後に、液体金属をモジユール22の空乏部に押
し込むには、通常約1〜10分かかる。次に、モジ
ユール22を液体金属から引き上げ、そのあとモ
ジユール22の熱をさましてチエンバ1から取り
外す。尚、第6図において、加熱装置5は金属を
融解しその融解状態を保つておくためのものであ
る。上記工程は多層セラミツクにフアンアウトラ
インを形成するための方法を示すものである。
モジユール22に金属を充填する別の方法とし
ては次のようなものがある。先ず、モジユールま
たは基板22の外側に開いたすべての開口部に固
体金属を装填し、そのモジユールまたは基板22
を真空中で熱する。こうして装填された金属が融
解すると、その液体状の金属を開口部に押し込む
ように圧力を加える。この工程では、基板が融解
した金属中に浸されることはない。
尚、金属と接触させない状態でセラミツク粒子
を焼結することは有利である。というのは、導電
線と接触させた状態でセラミツク粒子を焼結する
と、セラミツク粒子と金属との融合等の問題が生
じるからである。また、セラミツク粒子の焼結を
金属の流入よりも先に行うことは、とくに複数の
基板で異なる導電線用の金属を使用するような場
合にも適用範囲を拡げることを可能とする。
第7〜11図は、多層セラミツクにフアンアウ
トラインを形成する場合のさまざまな製造工程を
あらわすものである。これらを個々について見て
ゆくと、第7図においては、現像された感光性材
料24と支持部材25とが、未処理状態のセラミ
ツクシート23に重ね合わされている。このと
き、セラミツクシート23の貫通孔124にはペ
ーストが充填されている。次に、金属化されたグ
リーン・シート状態のセラミツクシート26を周
知の技術を用いて用意する。このセラミツクシー
ト26にもパンチ孔124があり、そこにはやは
りペーストが充填されている。次に、セラミツク
シート26を、グリーン・シート状態のセラミツ
クシート23に埋込まれた感光性材料のパターン
に重ねあわせる(第8図)。次に、このモジユー
ルを焼結すると、積層した基板29上の表面27
がかたちどられる(第9図)。次にその表面27
をCr−Cu−AuまたはCr−Ni−Au等の所望の金
属で被覆する。次に表面27を研磨し、セラミツ
ク領域が残された金属パターン30の中断箇所と
なるようにする。
第12〜16図はプリントヘツド装置の各製造
工程を示す断面図である。第12図は、例えばポ
リエチレンテレフタレート30上で感光性材料3
1を現像することにより形成された表面のパター
ン32をあらわす図である。第12図の組成体を
次に金属化した多層セラミツクシート33に重ね
あわせる。セラミツクシート33には連絡孔37
が設けられており、第13図に示すようにその連
絡孔37は印刷したドツトからパターンの下端面
まで延出されている。ここで、連絡孔37はパタ
ーンの下端面でなく、第7図に示すようにパター
ンの上端面に連絡させてもよい。さて、組成体と
セラミツクシート33の重ね合わせによつてシー
ト30の表面のパターンがセラミツクシート33
に転写される。そしてこれらを焼結したあと、
RuO2とガラスのスラリ36をその表面に吹き付
けるか塗布つけて熱すると、第15図に示すよう
に導電性のRuO2136が得られる。次にこの
RuO2136をアルミナ平板でラツプ仕上すると、
第16図に示すように、導電性RuO2136の各
部分間の絶縁をはかることができる。
[発明の効果] 以上のように、この発明によれば、支持部材上
に感光性材料を塗布し、これを露光・現像してセ
ラミツク基板に現像したパターンを埋め込み、次
にセラミツク基板を焼結して前記パターンに導電
線を形成することにより、そのパターンに合致す
るきわめて微細な導電線が得られるという効果が
ある。
【図面の簡単な説明】
第1〜5図は本発明の一実施例の方法により多
層セラミツク基板を製造する場合の各製造工程を
あらわす断面図、第6図は多層セラミツク基板に
金属を流し込むのに適合した装置の概略図、第7
〜11図は本発明の他の実施例の方法により多層
セラミツク基板を製造する場合の各製造工程をあ
らわす断面図、第12〜16図は本発明の方法に
よつて誘電性絶縁層を製造する場合の、各製造工
程をあらわす断面図である。 10,25、……支持(補強)部材、11,2
4,31……感光性材料、12,16,23,2
6,33……セラミツク基板、30,136……
導電性材料。

Claims (1)

  1. 【特許請求の範囲】 1 (a) 支持部材の一表面上に、熱揮発性または
    熱分解性の感光性材料の層を設ける工程と、 (b) 上記感光性材料の層を予定のパターンで露光
    する工程と、 (c) 上記予定のパターンを形成するように上記感
    光性材料の層を現像する工程と、 (d) 上記支持部材の、上記予定のパターンの感光
    性材料の層が設けられている側の表面を対向さ
    せるように、上記支持部材に、金属粒子、セラ
    ミツク粒子またはそれらの組合せを含む未焼結
    段階の基板を積層することにより、該基板に上
    記予定のパターンを押印する工程と、 (e) 上記基板を、上記感光性材料を熱揮発または
    熱分解により除去し且つ上記基板中の上記粒子
    を焼結するのに十分な温度を上記基板に加える
    工程を有する、 基板のパターン形成方法。
JP59171657A 1983-12-14 1984-08-20 基板のパタ−ン形成方法 Granted JPS60128695A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/561,373 US4555285A (en) 1983-12-14 1983-12-14 Forming patterns in metallic or ceramic substrates
US561373 1983-12-14

Publications (2)

Publication Number Publication Date
JPS60128695A JPS60128695A (ja) 1985-07-09
JPH0213472B2 true JPH0213472B2 (ja) 1990-04-04

Family

ID=24241675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171657A Granted JPS60128695A (ja) 1983-12-14 1984-08-20 基板のパタ−ン形成方法

Country Status (4)

Country Link
US (1) US4555285A (ja)
EP (1) EP0144684B1 (ja)
JP (1) JPS60128695A (ja)
DE (1) DE3479618D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
DE3619871A1 (de) * 1986-06-13 1987-12-17 Siemens Ag Verfahren zur herstellung keramischen materials mit piezoelektrischen eigenschaften
US4828961A (en) * 1986-07-02 1989-05-09 W. R. Grace & Co.-Conn. Imaging process for forming ceramic electronic circuits
DE69132442T2 (de) * 1990-01-25 2001-05-03 Dai Nippon Insatsu K.K., Tokio/Tokyo Verfahren und material zum bilden von texturierten dicken filmartigen mustern
US5798469A (en) * 1992-12-29 1998-08-25 International Business Machines Corporation Non-sintering controlled pattern formation
DE4312976A1 (de) * 1993-04-21 1994-10-27 Bosch Gmbh Robert Kontaktierung von elektrisch leitenden Schichten eines Schichtsystems
US6074893A (en) * 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
JP2008546542A (ja) * 2005-05-18 2008-12-25 プレジデント・アンド・フエローズ・オブ・ハーバード・カレツジ マイクロ流体ネットワークにおける伝導通路、マイクロ回路、マイクロ構造の製造
JP2008091685A (ja) * 2006-10-03 2008-04-17 Seiko Epson Corp 素子基板およびその製造方法
JP4344954B2 (ja) * 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
EP4610240A1 (en) 2024-02-28 2025-09-03 CeramTec GmbH A millable paste for use in a method for obtaining cavity structures in a ceramic component, and a method for obtaining said cavity structures in ceramic components

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1219843B (de) * 1962-05-09 1966-06-23 Buntpapierfabrik A G Verfahren zum Dekorieren von nichtglasierten Rohscherben unter Verwendung keramischer Schiebebilder
DE1522515C2 (de) * 1965-08-03 1980-10-09 Du Pont Verfahren zur Herstellung gedruckter Schaltungen
US3526504A (en) * 1966-07-07 1970-09-01 Du Pont Photocrosslinkable elements and processes
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US3614834A (en) * 1969-09-09 1971-10-26 Us Air Force Extensometer for large diameter rods
US3615980A (en) * 1970-02-12 1971-10-26 Daniel J Rose Decal metallization of ceramic substrates
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US4353957A (en) * 1973-09-24 1982-10-12 Tam Ceramics Inc. Ceramic matrices for electronic devices and process for forming same
US3948706A (en) * 1973-12-13 1976-04-06 International Business Machines Corporation Method for metallizing ceramic green sheets
US3984244A (en) * 1974-11-27 1976-10-05 E. I. Du Pont De Nemours And Company Process for laminating a channeled photosensitive layer on an irregular surface
US4119480A (en) * 1976-05-13 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing thick-film circuit devices
DE2854010A1 (de) * 1977-12-21 1979-07-05 Letraset International Ltd Verfahren zur herstellung von schildern
US4405394A (en) * 1980-05-27 1983-09-20 E. I. Du Pont De Nemours And Company Laminating process

Also Published As

Publication number Publication date
EP0144684A2 (en) 1985-06-19
EP0144684B1 (en) 1989-08-30
JPS60128695A (ja) 1985-07-09
DE3479618D1 (en) 1989-10-05
EP0144684A3 (en) 1986-11-26
US4555285A (en) 1985-11-26

Similar Documents

Publication Publication Date Title
US4902610A (en) Method for manufacture of multilayer circuit board
US4360570A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
JP3177211B2 (ja) プリント配線基板内のホールを充填する方法
US4546065A (en) Process for forming a pattern of metallurgy on the top of a ceramic substrate
US4119480A (en) Method of manufacturing thick-film circuit devices
US4283243A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
US6350334B1 (en) Method of manufacturing a multi-layered ceramic substrate
JPH0213472B2 (ja)
JP3442200B2 (ja) プリント回路基板、プリント回路基板の製造方法
DE69605056T2 (de) Lötstopmaske zur herstellung gedruckter schaltungen
JP3670487B2 (ja) 配線基板の製造方法
JP2001216839A (ja) 導電性ペースト及び多層基板の製法
JP3236785B2 (ja) 積層セラミック基板の製造方法
JP2003264361A (ja) 回路基板の製造方法
JP2896296B2 (ja) セラミックス配線基板の製造方法
JPH11186448A (ja) 積層セラミック回路基板の製造方法
WO1991017840A1 (en) Process for making fine conductor lines
JP4407781B2 (ja) セラミック回路基板の製造方法
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JP3472599B2 (ja) 配線構造体の製造方法
JP3709453B2 (ja) セラミックス多層配線基板の製造方法
JP4454663B2 (ja) 複合メッキ処理抵抗素子およびそれを含むプリント回路基板の製造方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JPH0558667B2 (ja)
JPH1140922A (ja) セラミックス配線基板の製造方法