JPH0213472B2 - - Google Patents

Info

Publication number
JPH0213472B2
JPH0213472B2 JP59171657A JP17165784A JPH0213472B2 JP H0213472 B2 JPH0213472 B2 JP H0213472B2 JP 59171657 A JP59171657 A JP 59171657A JP 17165784 A JP17165784 A JP 17165784A JP H0213472 B2 JPH0213472 B2 JP H0213472B2
Authority
JP
Japan
Prior art keywords
photosensitive material
substrate
ceramic
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59171657A
Other languages
English (en)
Other versions
JPS60128695A (ja
Inventor
Oogasutasu Chansu Datsudorei
Kuraaku Reirii Chimoshii
Samuhoguna Maikeru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60128695A publication Critical patent/JPS60128695A/ja
Publication of JPH0213472B2 publication Critical patent/JPH0213472B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0582Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/128Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Producing Shaped Articles From Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳现な説明】 産業䞊の利甚分野 この発明は、基板のパタヌン圢成方法に関し、
特に金属たたはセラミツク基板にパタヌンを圢成
するための方法に関するものである。さらに述べ
るず、この発明は、パタヌンの幅が0.05mm以䞋で
あるようなパタヌンの圢成方法に関するものであ
る。この発明によれば、䟋えば、倚局セラミツク
基板やプリントヘツドの誘電絶瞁板のフアンアり
トラむンを提䟛するこずができる。ここでフアン
アりトずは、導電線の密に集た぀た結線網から比
范的粗に拡が぀た結線網に接続された導電線のこ
ずである。
埓来の技術 埓来より、電子回路チツプ、特に倧芏暡集積回
路LSIチツプぞの結線を行うための倚局セラ
ミツクMLCモゞナヌルを補造する堎合には、
スクリヌニング技術によ぀お導電線が圢成されお
いる。しかし、珟圚利甚されおいるこれらのスク
リヌニング技術には限界があり、0.075mm以䞊の
幅の導電線しか圢成できない。さらにこれらのス
クリヌニング技術では、導電線間の絶瞁領域の幅
も、やはり0.075mm以䞊ず限界がある。ずころが、
最近の高性胜モゞナヌルの蚭蚈構造では、チツプ
や入出力マトリクスの密床が高いため
フアンアりトパタヌンには、より薄く现い導電線
を䜿甚する必芁がある。そしお、珟圚のスクリヌ
ニングプロセスでは䞊蚘の高性胜モゞナヌルの芁
求に応えるこずができないので、倚局セラミツク
モゞナヌル䞊の衚面に薄膜の結線局を蚭けるこず
が提案されおいる。
しかし、この薄膜局を蚭けるためにはセラミツ
ク基板を平面化する必芁があり、この工皋は費甚
ず時間のかかるものである。さらに薄膜局には、
有機たたは無機材料の誘電䜓局が必芁である。こ
の誘電䜓局には孔を圢成するが、その孔は珟圚の
シリコン技術では圢成するこずのできないもので
ある。それに加えお、広い範囲の基板䞊ではシペ
ヌトや断線の発生する確率が倧きいからこれらを
補修するための手段も薄膜局には必芁である。埓
぀お、倚局セラミツクモゞナヌルに䜿甚されるタ
むプの基板にそのような薄膜を蚭けるこずはきわ
めお難しくか぀倚くの技術的問題を提瀺するこず
であるず蚀わなければならない。
たた、倚局セラミツクのプリントヘツド等の装
眮の補造においおは、導電領域の呚囲に誘電絶瞁
局を蚭けるこずが必芁である。さらに、そのよう
な装眮に䜿甚される材料はきわめお匷固で耐食性
に富むものでなくおはならず、たたその装眮に出
来るだけ小さい絶瞁局を蚭けたいずいう芁望があ
る。そこで、導電領域にRuO2二酞化ルテニり
ムを䜿甚した倚局セラミツクのプリントヘツド
を補造するこずが提案されおいる。しかし、珟圚
実甚化されおいる倚局セラミツク技術では、芁望
されおいる0.05mm以䞋の間隙の絶瞁局を蚭けるこ
ずができないでいる。
倚局セラミツクマトリクスを提瀺するものの䞀
䟋は、Ruttらによる米囜特蚱第4353957号に芋出
される。それには、耇数の薄いセラミツクシヌト
を熱揮発性の䞀時的な接着剀で接着し、接着剀を
蒞発するためにそれらを熱し、焌結しおセラミツ
ク局の間に狭い間隙を圢成するこずによりモノリ
シツクコンデンサを埗るようにする方法が開瀺さ
れおいる。尚、このあず倚局セラミツクコンデン
サに圢成された間隙には融解した金属が導入され
る。
たた、関連するものずしお、Noackによる米
囜特蚱第3247573号がある。これは、金属合金か
らなるシヌトにフオトレゞストを塗垃するこずに
よりマスクを圢成するこずを開瀺する。この陀去
可胜なマスクは、次に基板䞊に接着し、導電性の
粉末からなるペヌストず溶剀ずをマスクを介しお
基板䞊に抌し぀ける。次に、未凊理のプラむト
材料を圢成するためのプラむトの粒子をマスク
ずペヌストの衚面に塗垃し、はみ出したプラむ
トの粒子は拭い去る。次にマスクを陀去し、残぀
た材料は、未凊理のプラむトず金属ずを焌結し
溶剀を揮発させるために加熱する。
感光性の材料を䜿甚するものに぀いお、関連が
あるのはShawの米囜特蚱第3653898号である。
発明が解決しようずする問題点 この発明の目的は、金属たたはセラミツク基板
においお䟋えば0.05mm皋床の幅のきわめお埮现で
薄い導電線を圢成するための方法を提䟛するこず
にある。
この発明のさらに他の目的は、倚局セラミツク
モゞナヌルに適合した導電線のパタヌンを圢成す
る方法を提䟛するこずにある。
問題点を解決するための手段 本発明のパタヌン圢成方法は、感光性の材料か
らなる局を補匷局たたは支持局䞊に蚭けた耇合局
を圢成する工皋を有しおいる。この感光性の材料
を予定のパタヌンの化孊攟射線に露光し、次に珟
像しお補匷局䞊に予定のパタヌンを圢成する。次
に、その耇合局を、ただ未凊理の工皋にあり金属
たたはセラミツクの粒子からなる基板に重ね合わ
せる。このずき、耇合局の珟像された感光性局の
偎が基板に察向するようにする。次に基板を、金
属たたはセラミツクの粒子を焌結させ、感光性材
料を陀去するに十分な高い枩床で凊理し、こうし
お感光性材料から焌結された金属たたはセラミツ
クの基板䞭にパタヌンを埋め蟌む。
実斜䟋 この発明の方法は、セラミツクたたは金属基板
特に奜適には倚局セラミツクモゞナヌルにおいお
きわめお薄い導電線を圢成するこずを可胜ずする
ものである。この発明によれば、幅たたは長さが
0.05mm、さらに奜たしくは0.025mmの導電線を圢
成するこずができる。この発明の目的は、感光性
材料等のレリヌフ手段を利甚するこずによ぀お達
成される。この発明は、補匷局たたは支持局䞊に
感光性材料を配眮した耇合局を蚭ける工皋を有し
おいる。この感光性材料はポゞタむプずネガタむ
プのどちらのものであ぀おもよい。ポゞタむプの
感光性材料ずは、化孊攟射線の照射のもずで被照
射面が溶剀に察しお可溶性ずなり、䞀方照射され
なか぀た面は䞍溶性にずどたるようなものであ
る。たた、ネガタむプの感光性材料ずは、化孊攟
射線の照射のもずで重合反応をおこし䞍溶性ずな
るようなものである。
本発明に䜿甚可胜な感光性材料の䟋ずしおは米
囜特蚱第3469982号、第3526504号及び第3448089
号に蚘茉されおいる光硬化性の重合可胜なネガタ
むプの組成物がある。䟋えばグリシゞルアクリレ
ヌト及びたたはペンタ゚リチトヌルトリアクリ
レヌトずメチルメタクリレヌトの重合䜓がネガタ
むプの感光性材料ずしお知られおいる。
ポゞタむプの感光性材料の䟋ずしおはプニル
フオルム−アルデヒドノボラツク重合䜓に基づく
ものである。ずくに䟋を瀺すなら、−クレゟヌ
ルフオルムアルデヒドノボラツク高分子組成物で
ある。Shipley AZ1350が挙げられる。これはポ
ゞタむプの組成物であり、−ゞアゟ−ナフトヌ
ル−スルホン酞゚ステルのようなゞアゟケトン
を含む。そのような組成物では、オル゜ゞアゟケ
トンが光化孊反応によ぀おカルボン酞に倉換され
る。このこずにより、䞭性の有機物䞭で溶解可胜
な分子プノヌル重合䜓が、匱アルカリ性の
珟像甚氎溶液に容易に解けるようになる。この組
成物は通垞、重量比で玄15のゞアゟケトン化合
物を含む。
たた、さたざたな感光性材料に぀いおの論述
は、䟋えばJournal of the Electrochemical
SocietyのVol.125 No.、1980幎月発行の
Deckertその他による“Micro−Lithography−
Key to Solid−State Fabrication”45C〜56Cに
蚘されおいる。
感光性材料は補匷郚材たたは支持郚材、奜適に
は陀去可胜な補匷郚材䞊に被着される。補匷郚材
䞊の感光性材料の厚さは埋め蟌たれるパタヌンの
幅よりもあたり小さくない方がよい。その適圓な
厚さは、0.0125mm〜0.075mmくらいである。
䞊蚘補匷甚の支持郚材たたは支持膜はさたざた
な物質から遞択するこずができる。䟋えば、ポリ
アミド、ポリオレフむン、ポリむミド、ポリ゚ス
テル、ビニルポリマ、セルロヌス゚ステルなどが
適圓である。もし化孊攟射線の照射を支持膜を介
しお行うのであれば、その支持膜は照射された攟
射線の䞀郚を透過させるものでなくおはならな
い。この点で特に奜適な薄膜は透明なポリ゚チレ
ンテレフタレヌトである。
次に感光性材料に所望のパタヌンの化孊攟射線
を照射し、続いお感光性材料を珟像する。感光性
材料がポゞタむプのレゞストである堎合、露光さ
れた郚分が溶剀によ぀お陀去される。たた、感光
性材料がポゞタむプのレゞストである堎合、露光
されなか぀た郚分が適圓な溶剀によ぀お陀去され
る。䟋えば、メチルメタクリレヌト重合䜓からな
るネガタむプの感光性薄膜は、トリク
ロロ゚タンにより容易に陀去される。
尚、ポゞタむプにおいおもネガタむプにおいお
も露光方法及び珟像方法は呚知であるから、ここ
では詳现に述べる必芁はあるたいず思われる。
さお、感光性材料を珟像しお補匷郚材䞊に所望
のパタヌンを圢成した埌は、その補匷郚材を、グ
リヌン・シヌト段階にある基板に重ね合わせる。
この基板は金属粒子、セラミツク粒子たたはそれ
らの組成物を含む。ここで泚意しおおきたいのは
金属粒子ずセラミツクの組成物は、各々からなる
混成物のみならず、䟋えばワヌメツト粒子のよう
な、金属ずセラミツク粒子の合金からなる粒子も
含むずいうこずである。
たた、基板がグリヌン・シヌト段階にあるず
は、基板を構成する金属粒子たたはセラミツク粒
子たたはそれらの組成物が䟋えば合成高分子たた
はセルロヌス誘導䜓等の熱散逞性の接着剀で接着
された状態を瀺すものである。すなわち、基板の
粒子を焌結するために熱を加えたずき、この接着
剀が揮発しお陀去されるずいう蚳である。蚀いか
えるず、グリヌン・シヌト段階ずは金属粒子や、
セラミツク粒子や、サヌメツト粒子が焌結される
前の段階のこずである。
それでも、奜たしいのはセラミツクを含む基板
である。ずいうのは、セラミツクは地球䞊の原材
料を熱凊理するだけで補造される材料だからであ
る。そしお奜適なセラミツクは酞化シリコンや珪
酞アルミニりムなどの珪酞塩やアルミナを含んで
いる。たた、ワヌメツトずはセラミツクず金属ず
を組成物ずしお含むが、セラミツクたたは金属の
単䜓が通垞瀺さないような物理的性質をも぀もの
である。
尚、倚局セラミツクを䜿甚する堎合、焌結埌の
各局の厚さは0.1mm〜0.375mmになる。
セラミツク材料ずしお奜たしいのはアルミナ
や、ガラスフリツト及びカルシア−シリカ−マグ
ネシアガラスを含むさたざたのガラス物質であ
る。たた、奜適な基板はその未凊理状態においお
重量比〜25、奜適には12〜16の有機接着剀
を含む。接着剀は、奜たしくはゞオクチルずゞブ
チルのフタレヌトを含むフタレヌト等の塑性化剀
を加えたポリビニルブチラヌル乃至はポリむミド
などの重合䜓からなる。その際、重合䜓ず塑性化
剀の比率は重量比でからの間が適圓
である。これらの組成物は、本願発明に基づいお
凊理を行うのに十分なだけの可撓性を瀺す。
さお、感光性材料ず補匷郚材ずからなる耇合局
の珟像された偎を基板に察向させるように、耇合
局を基板衚面に重ねあわせる。兞型的な重ね合わ
せ工皋は宀枩100℃、気圧100〜3000φ7.0307〜
210.921Kgcm2のもずで行なわれる。
重ね合わせ工皋が終了するず、補匷郚材を積局
䜓から分離しおもよい。しかし、この段階で補匷
郚材を分離するかどうかはあたり重芁ではない。
ずいうのは、もし補匷郚材の材料が適正に遞択さ
れおいるなら、焌結工皋で補匷郚材は揮発したた
は分解しおしたうであろうからである。それで
も、補匷郚材たたは支持郚材を積局䜓から陀去す
るこずが望たしい。ずいうのは、この段階で補匷
郚材を陀去するこずは倚局構造をなすような積局
䜓に埋め蟌たれたパタヌンを圢成するのに特に重
芁である。
たた、本発明の方法を実行するにあた぀おは、
積局工皋よりも前に感光性材料を露光及び珟像す
るこずが重芁である。ずいうのは、未焌結状態の
基板を感光性材料の珟像甚の溶剀にさらさなくお
枈むからである。もし未焌結状態の基板を溶剀に
さらしたなら、基板に溶剀が浞透しお奜たしくな
い化孊反応が生じるかもしれない。するず、焌結
埌の補品に重倧な欠損を来たしおしたうようなゆ
がみが基板に生じるこずになりかねない。
次に積局䜓を、セラミツク粒子たたは金属粒子
たたはそれらの組成物を焌結させるに十分な高い
枩床で凊理する。この枩床は兞型的には900〜
1600℃である。たた、もし感光性材料や補匷郚材
がただ存圚するなら、その高枩凊理によりそれら
の材料は揮発たたは分解する。このこずはたた、
珟像された感光性材料に察応する焌結された基板
に空乏郚を぀くり出す。
次に、この空乏郚に導電線を圢成すべき金属を
蚭眮すればよい。
さらに具䜓的な実斜䟋の説明 本発明を䞀局詳しく説明するため、次に図面を
参照するこずにしよう。第図はポリ゚チレンテ
レフタレヌト等の補匷たたは支持郚材をあら
わすもので、この支持郚材には珟像された予
定のパタヌンの感光性材料が担持されおい
る。次に、珟像された感光性材料ず支持郚材
ずを、未焌結段階にあるセラミツク基板
に重ね合わせる。そのずき支持郚材の感光性
材料を担持する偎の面がセラミツク基板
に察向するようにする第図参照。セラミツ
ク基板には貫通孔が既に打ち貫かれおい
る。そしお、貫通孔は、䞊蚘積局工皋で貫通
孔が閉じおしたわないように可燃性たたは揮
発性のペヌストで充たされおいる。ペヌスト
は、兞型的にはテレフタル酞粒子のような可燃性
粒子ず、適圓な粘性を䞎えるための゚チルセルロ
ヌスやブチルカルビトヌルアセテヌトなどの有機
溶剀ずからなる。ちなみにこのペヌストの粘
床は宀枩で10000センチポアズ皋床である。
兞型的な積局工皋は枩床75℃、気圧1500φ
105.46Kgcm2のもずで玄分間行なわれる。
このずき第図に瀺すように、支持郚材は取
り陀かれおいるが、感光性材料はセラミツク
基板に埋め蟌たれるこずにより支持されおい
る。
次に、第図に瀺すように、衚面冶金が、
呚知のスクリヌニング技術を甚いお斜される。し
かし、この衚面冶金は、オプシペンであ぀
お、堎合によ぀おは圢成されないこずもある。
次に、未焌結のセラミツク基板は、パツド
ず、導電線のためのバむアず空乏郚図瀺し
ないをも぀別の局䜓に積局される第図
参照。次にこの積局䜓は焌結され、これによ぀
お、ペヌストず感光性材料が揮発たたは
分解し、それらがあ぀た箇所にも空乏郚が生
じる。たた、衚面冶金は、それが配眮された
箇所に焌付けられる。こうしお、第図に瀺すモ
ゞナヌルが埗られる。
次に、感光性材料が揮発たたは分解しお出
来た孔を通じお空乏郚に金属が流し蟌たれ
る。尚、第図に瀺す衚面冶金が圢成されお
いない堎合には、モゞナヌルの衚面から空乏
郚に金属を流し蟌むこずができる。䟋えば、
第図はモゞナヌルにその衚面から金属を流
し蟌むのに適した装眮を瀺すものである。この金
属の流し蟌み工皋は次のようなステツプからな
る。すなわち、先ず導通管を介しお吞気装眮に
よりチ゚ンバ内の排気を行う。次に、貯溜䜓
にたくわえられた融解金属䞭にモゞナヌル
を浞す。次に、導通管を介しおチ゚ンバ内に
ガスを泚入するこずにより、チ゚ンバ内の圧力
を高める。このガスずしおは、N2のような䞍掻
性ガスを甚いる。貯溜䜓を完党にガスで充たし
た埌に、液䜓金属をモゞナヌルの空乏郚に抌
し蟌むには、通垞玄〜10分かかる。次に、モゞ
ナヌルを液䜓金属から匕き䞊げ、そのあずモ
ゞナヌルの熱をさたしおチ゚ンバから取り
倖す。尚、第図においお、加熱装眮は金属を
融解しその融解状態を保぀おおくためのものであ
る。䞊蚘工皋は倚局セラミツクにフアンアりトラ
むンを圢成するための方法を瀺すものである。
モゞナヌルに金属を充填する別の方法ずし
おは次のようなものがある。先ず、モゞナヌルた
たは基板の倖偎に開いたすべおの開口郚に固
䜓金属を装填し、そのモゞナヌルたたは基板
を真空䞭で熱する。こうしお装填された金属が融
解するず、その液䜓状の金属を開口郚に抌し蟌む
ように圧力を加える。この工皋では、基板が融解
した金属䞭に浞されるこずはない。
尚、金属ず接觊させない状態でセラミツク粒子
を焌結するこずは有利である。ずいうのは、導電
線ず接觊させた状態でセラミツク粒子を焌結する
ず、セラミツク粒子ず金属ずの融合等の問題が生
じるからである。たた、セラミツク粒子の焌結を
金属の流入よりも先に行うこずは、ずくに耇数の
基板で異なる導電線甚の金属を䜿甚するような堎
合にも適甚範囲を拡げるこずを可胜ずする。
第〜図は、倚局セラミツクにフアンアり
トラむンを圢成する堎合のさたざたな補造工皋を
あらわすものである。これらを個々に぀いお芋お
ゆくず、第図においおは、珟像された感光性材
料ず支持郚材ずが、未凊理状態のセラミ
ツクシヌトに重ね合わされおいる。このず
き、セラミツクシヌトの貫通孔にはペ
ヌストが充填されおいる。次に、金属化されたグ
リヌン・シヌト状態のセラミツクシヌトを呚
知の技術を甚いお甚意する。このセラミツクシヌ
トにもパンチ孔があり、そこにはやは
りペヌストが充填されおいる。次に、セラミツク
シヌトを、グリヌン・シヌト状態のセラミツ
クシヌトに埋蟌たれた感光性材料のパタヌン
に重ねあわせる第図。次に、このモゞナヌ
ルを焌結するず、積局した基板䞊の衚面
がかたちどられる第図。次にその衚面
をCr−Cu−AuたたはCr−Ni−Au等の所望の金
属で被芆する。次に衚面を研磚し、セラミツ
ク領域が残された金属パタヌンの䞭断箇所ず
なるようにする。
第〜図はプリントヘツド装眮の各補造
工皋を瀺す断面図である。第図は、䟋えばポ
リ゚チレンテレフタレヌト䞊で感光性材料
を珟像するこずにより圢成された衚面のパタヌ
ンをあらわす図である。第図の組成䜓を
次に金属化した倚局セラミツクシヌトに重ね
あわせる。セラミツクシヌトには連絡孔
が蚭けられおおり、第図に瀺すようにその連
絡孔は印刷したドツトからパタヌンの䞋端面
たで延出されおいる。ここで、連絡孔はパタ
ヌンの䞋端面でなく、第図に瀺すようにパタヌ
ンの䞊端面に連絡させおもよい。さお、組成䜓ず
セラミツクシヌトの重ね合わせによ぀おシヌ
トの衚面のパタヌンがセラミツクシヌト
に転写される。そしおこれらを焌結したあず、
RuO2ずガラスのスラリをその衚面に吹き付
けるか塗垃぀けお熱するず、第図に瀺すよう
に導電性のRuO2が埗られる。次にこの
RuO2をアルミナ平板でラツプ仕䞊するず、
第図に瀺すように、導電性RuO2の各
郚分間の絶瞁をはかるこずができる。
発明の効果 以䞊のように、この発明によれば、支持郚材䞊
に感光性材料を塗垃し、これを露光・珟像しおセ
ラミツク基板に珟像したパタヌンを埋め蟌み、次
にセラミツク基板を焌結しお前蚘パタヌンに導電
線を圢成するこずにより、そのパタヌンに合臎す
るきわめお埮现な導電線が埗られるずいう効果が
ある。
【図面の簡単な説明】
第〜図は本発明の䞀実斜䟋の方法により倚
局セラミツク基板を補造する堎合の各補造工皋を
あらわす断面図、第図は倚局セラミツク基板に
金属を流し蟌むのに適合した装眮の抂略図、第
〜図は本発明の他の実斜䟋の方法により倚局
セラミツク基板を補造する堎合の各補造工皋をあ
らわす断面図、第〜図は本発明の方法に
よ぀お誘電性絶瞁局を補造する堎合の、各補造工
皋をあらわす断面図である。 、  支持補匷郚材、
  感光性材料、
  セラミツク基板、  
導電性材料。

Claims (1)

  1. 【特蚱請求の範囲】  (a) 支持郚材の䞀衚面䞊に、熱揮発性たたは
    熱分解性の感光性材料の局を蚭ける工皋ず、 (b) 䞊蚘感光性材料の局を予定のパタヌンで露光
    する工皋ず、 (c) 䞊蚘予定のパタヌンを圢成するように䞊蚘感
    光性材料の局を珟像する工皋ず、 (d) 䞊蚘支持郚材の、䞊蚘予定のパタヌンの感光
    性材料の局が蚭けられおいる偎の衚面を察向さ
    せるように、䞊蚘支持郚材に、金属粒子、セラ
    ミツク粒子たたはそれらの組合せを含む未焌結
    段階の基板を積局するこずにより、該基板に䞊
    蚘予定のパタヌンを抌印する工皋ず、 (e) 䞊蚘基板を、䞊蚘感光性材料を熱揮発たたは
    熱分解により陀去し䞔぀䞊蚘基板䞭の䞊蚘粒子
    を焌結するのに十分な枩床を䞊蚘基板に加える
    工皋を有する、 基板のパタヌン圢成方法。
JP59171657A 1983-12-14 1984-08-20 基板のパタ−ン圢成方法 Granted JPS60128695A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/561,373 US4555285A (en) 1983-12-14 1983-12-14 Forming patterns in metallic or ceramic substrates
US561373 1983-12-14

Publications (2)

Publication Number Publication Date
JPS60128695A JPS60128695A (ja) 1985-07-09
JPH0213472B2 true JPH0213472B2 (ja) 1990-04-04

Family

ID=24241675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171657A Granted JPS60128695A (ja) 1983-12-14 1984-08-20 基板のパタ−ン圢成方法

Country Status (4)

Country Link
US (1) US4555285A (ja)
EP (1) EP0144684B1 (ja)
JP (1) JPS60128695A (ja)
DE (1) DE3479618D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
DE3619871A1 (de) * 1986-06-13 1987-12-17 Siemens Ag Verfahren zur herstellung keramischen materials mit piezoelektrischen eigenschaften
US4828961A (en) * 1986-07-02 1989-05-09 W. R. Grace & Co.-Conn. Imaging process for forming ceramic electronic circuits
EP0464224B1 (en) * 1990-01-25 2000-10-11 Dai Nippon Insatsu Kabushiki Kaisha Method of and material for forming thick filmy pattern
US5798469A (en) * 1992-12-29 1998-08-25 International Business Machines Corporation Non-sintering controlled pattern formation
DE4312976A1 (de) * 1993-04-21 1994-10-27 Bosch Gmbh Robert Kontaktierung von elektrisch leitenden Schichten eines Schichtsystems
US6074893A (en) * 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
JP2008546542A (ja) * 2005-05-18 2008-12-25 プレゞデント・アンド・プロヌズ・オブ・ハヌバヌド・カレツゞ マむクロ流䜓ネットワヌクにおける䌝導通路、マむクロ回路、マむクロ構造の補造
JP2008091685A (ja) * 2006-10-03 2008-04-17 Seiko Epson Corp 玠子基板およびその補造方法
JP4344954B2 (ja) * 2006-10-03 2009-10-14 セむコヌ゚プ゜ン株匏䌚瀟 玠子基板の補造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1219843B (de) * 1962-05-09 1966-06-23 Buntpapierfabrik A G Verfahren zum Dekorieren von nichtglasierten Rohscherben unter Verwendung keramischer Schiebebilder
DE1522515C2 (de) * 1965-08-03 1980-10-09 Du Pont Verfahren zur Herstellung gedruckter Schaltungen
US3526504A (en) * 1966-07-07 1970-09-01 Du Pont Photocrosslinkable elements and processes
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US3614834A (en) * 1969-09-09 1971-10-26 Us Air Force Extensometer for large diameter rods
US3615980A (en) * 1970-02-12 1971-10-26 Daniel J Rose Decal metallization of ceramic substrates
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US4353957A (en) * 1973-09-24 1982-10-12 Tam Ceramics Inc. Ceramic matrices for electronic devices and process for forming same
US3948706A (en) * 1973-12-13 1976-04-06 International Business Machines Corporation Method for metallizing ceramic green sheets
US3984244A (en) * 1974-11-27 1976-10-05 E. I. Du Pont De Nemours And Company Process for laminating a channeled photosensitive layer on an irregular surface
US4119480A (en) * 1976-05-13 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing thick-film circuit devices
DE2854010A1 (de) * 1977-12-21 1979-07-05 Letraset International Ltd Verfahren zur herstellung von schildern
US4405394A (en) * 1980-05-27 1983-09-20 E. I. Du Pont De Nemours And Company Laminating process

Also Published As

Publication number Publication date
US4555285A (en) 1985-11-26
DE3479618D1 (en) 1989-10-05
EP0144684A3 (en) 1986-11-26
EP0144684A2 (en) 1985-06-19
EP0144684B1 (en) 1989-08-30
JPS60128695A (ja) 1985-07-09

Similar Documents

Publication Publication Date Title
US4360570A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
US4546065A (en) Process for forming a pattern of metallurgy on the top of a ceramic substrate
US4119480A (en) Method of manufacturing thick-film circuit devices
JPH1117317A (ja) プリント配線基板内のホヌルを充填する方法
US6350334B1 (en) Method of manufacturing a multi-layered ceramic substrate
JPH0213472B2 (ja)
JP3442200B2 (ja) プリント回路基板、プリント回路基板の補造方法
DE69605056T2 (de) Lötstopmaske zur herstellung gedruckter schaltungen
JP3670487B2 (ja) 配線基板の補造方法
JP2001216839A (ja) 導電性ペヌスト及び倚局基板の補法
JP3236785B2 (ja) 積局セラミック基板の補造方法
JP2003264361A (ja) 回路基板の補造方法
JP2896296B2 (ja) セラミックス配線基板の補造方法
WO1991017840A1 (en) Process for making fine conductor lines
JP4407781B2 (ja) セラミック回路基板の補造方法
JPH0818236A (ja) 積局セラミック回路基板の補造方法
JP4454663B2 (ja) 耇合メッキ凊理抵抗玠子およびそれを含むプリント回路基板の補造方法
JP2001144128A (ja) 導電䜓の印刷方法
JP2001007522A (ja) 配線基板の補造方法
JP3709453B2 (ja) セラミックス倚局配線基板の補造方法
JP3559310B2 (ja) 積局セラミック回路基板の補造方法
JPH0558667B2 (ja)
JPH10200260A (ja) パタヌン付グリヌンシヌトの補造方法及びセラミック倚局配線基板の補造方法
JPH1140922A (ja) セラミックス配線基板の補造方法
JPH08213755A (ja) コンデンサ内蔵型積局セラミック回路基板及びその補造方法