JP2001144128A - 導電体の印刷方法 - Google Patents

導電体の印刷方法

Info

Publication number
JP2001144128A
JP2001144128A JP32406299A JP32406299A JP2001144128A JP 2001144128 A JP2001144128 A JP 2001144128A JP 32406299 A JP32406299 A JP 32406299A JP 32406299 A JP32406299 A JP 32406299A JP 2001144128 A JP2001144128 A JP 2001144128A
Authority
JP
Japan
Prior art keywords
conductor
resist
substrate
pattern
ultrafine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32406299A
Other languages
English (en)
Inventor
Naoaki Kogure
直明 小榑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP32406299A priority Critical patent/JP2001144128A/ja
Publication of JP2001144128A publication Critical patent/JP2001144128A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】 【課題】 より微細で、空洞や気泡等の欠陥のない健全
な導電体からなるパターンを比較的低い温度履歴で形成
できるようにした導電体の印刷方法を提供する。 【解決手段】 基板10の表面にレジスト12をパター
ン状に設ける工程と、金属超微粒子を所定の溶媒に分散
した超微粒子溶液20を基板10及びレジスト12の全
表面に接触後、乾燥し焼成して基板10及びレジスト1
2の全表面を金属皮膜22で被覆する工程と、レジスト
12で区画形成した凹み14内に導電体24をめっきに
より埋込む工程と、不要な導電体24及びレジスト12
を除去して凹み14内に埋込んだ導電体24からなるパ
ターンを得る工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、予めパターン状に
エッチングしたレジストの凹み内に導電体を埋込んで配
線や電極等を形成する導電体の印刷方法に関する。
【0002】
【従来の技術】例えば、半導体装置、プリント基板や表
示パネルに高密度で配線する微細導電路や電極を形成す
るには、基板上に絶縁膜を成膜した後、種々の手順に従
って、所望の金属パターンを該基板上に印刷する。金属
パターン形成の手順には、主に以下〜の種類があ
る。すなわち、フォトリソグラフィ・エッチングとそ
れに続くレジストのリフトオフ及び金属埋込み、レー
ザパターニング及び金属埋込み、マスクを用いた金属
成膜、又は金属ペーストのスクリーン印刷等を目的と
具体的仕様によって使い分けることが広く行われてい
る。
【0003】更に、最近フォト埋込み法として、予めパ
ターン状にエッチングしたフォトレジストの凹み内に所
望の物質からなる含金属ペーストを直接埋込み、これを
熱処理することによって、含金属ペーストを基板に接合
し、固定・硬化(基板表面のメタライズ)して、前記フ
ォトレジストのパターンに沿った形状の金属パターンを
得るようにした導電体の印刷方法が開発されている。
【0004】これは、図3に示すように、先ずガラス基
板等の基板10を用意し(図3(a))、この基板10
の上面にフォトレジスト12を塗布し(図3(b))、
このフォトレジスト12のパターン化エッチングを行っ
て、所定の位置にフォトレジスト12で区画された凹み
14を形成する(図3(c))。そして、この凹み14
の内部に含金属ペースト16を埋込み、このペースト1
6が乾燥硬化して(図3(d))から、フォトレジスト
12の上面が露出するまで含金属ペースト16の表面を
平坦に研摩して不要なペースト16を除去する(図3
(e))。
【0005】しかる後、例えばアルカリ液等によってフ
ォトレジスト12を除去(リフトオフ)し(図3
(f))、含金属ペースト16を、例えば〜550℃で
焼成して(図3(g))、該ペースト16を焼成して得
られる導電体18からなる所望のパターンを有する印刷
電極基板を製造する(図3(h))ようにしたものであ
る。この導電体の印刷法は、プラズマディスプレイパネ
ル背面板のリブへの応用が考えられている。
【0006】
【発明が解決しようとする課題】このように、パターン
化したフォトレジストの凹み内に直接導電体を埋込む手
法は、半導体製造プロセスでは常套手段になっている絶
縁層のエッチング工程が不要なため、従来から必要に応
じて行われてきたが、フォトレジスト自体の特性と埋込
み材として用いるペーストとの相関性によって、形成可
能な寸法が決定される。例えば、配線パターンを製造す
る場合、通常、最大線幅として80μm、最小溝幅とし
て50μm程度が形成可能な寸法である。
【0007】更に、図3に示す従来例にあっては、凹み
14の内部にゲル状態(高粘度)の含金属ペースト16
を埋込むため、この凹み14の間隔や幅が狭く、しかも
深さの深い高アスペスト比の凹み14に含金属ペースト
16を埋込むと、この埋込みが不十分となって、この埋
込みが不十分な箇所に空洞や気泡等の欠陥が発生するこ
とがある。また、含金属ペースト16の焼成温度が〜5
50℃と高いので、周囲の素子が高温雰囲気に晒されて
素子自体が劣化したり損傷してしまうことがあるといっ
た問題があった。
【0008】本発明は上記事情に鑑みて為されたもの
で、より微細で、空洞や気泡等の欠陥のない健全な導電
体からなるパターンを比較的低い温度履歴で形成できる
ようにした導電体の印刷方法を提供することを目的とす
る。
【0009】
【課題を解決するための手段】請求項1に記載の発明
は、基板の表面にレジストをパターン状に設ける工程
と、金属超微粒子を所定の溶媒に分散した超微粒子溶液
を前記基板及びレジストの全表面に接触後、乾燥し焼成
して基板及びレジストの全表面を金属皮膜で被覆する工
程と、前記レジストで区画形成した凹み内に導電体をめ
っきにより埋込む工程と、不要な導電体及び前記レジス
トを除去して前記凹み内に埋込んだ導電体からなるパタ
ーンを得る工程とを有することを特徴とする導電体の印
刷方法である。
【0010】これにより、超微粒子溶液及びめっき液
は、ペーストに比べて遙かに低粘度の特性を持っている
ので、たとえ、微細なパターンであっても、基板及びレ
ジストの全表面を金属皮膜で均一に被覆し、この金属皮
膜の上にめっきにより導電体を堆積・成長させて、健全
な導電体からなるパターンを形成し、しかも、このパタ
ーンの形成を、例えば200℃程度の比較的低い温度履
歴で行うことができる。
【0011】請求項2に記載の発明は、前記金属超微粒
子は、銀を含む有機錯体または金属塩を熱分解して製造
した銀超微粒子であることを特徴とする請求項1記載の
導電体の印刷方法である。この銀超微粒子は、例えばス
テアリン酸銀を250℃程度の窒素雰囲気で4h加熱し
たり、非水系溶媒中でかつイオン性有機物の存在の下
で、硝酸銀を240℃程度で3h加熱することによって
製造される。
【0012】請求項3に記載の発明は、前記導電体パタ
ーンは、半導体装置のバンプ、プリント基板上の電極ま
たはプラズマディスプレイ背面板の微細な導電部材に充
当するためのものであることを特徴とする請求項1また
は2記載の導電体の印刷方法である。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図1
及び図2を参照して説明する。図1は、平均粒径が、例
えば1〜20nm、好ましくは1〜10nm程度の銀超
微粒子(金属超微粒子)の一製造例を示すもので、例え
ばミリスチン酸またはステアリン酸を水酸化ナトリウム
によって鹸化し、しかる後、硝酸銀と反応させることに
より、直鎖型脂肪酸銀塩(アルキル基の炭素数=14,
18,18ω)を作製する。そして、この直鎖型脂肪酸
塩を250℃程度の窒素雰囲気で4h加熱して変性さ
せ、精製することによって、周囲をアルキル鎖殻で被覆
した銀超微粒子を製造する。
【0014】なお、図示していないが、例えばナフテン
系高沸点溶媒(非水系溶媒)中で且つオレイン酸(イオ
ン性有機物)の存在下で硝酸銀(金属塩)をその分解還
元温度以上で且つイオン性有機物の分解温度以下の24
0℃程度で3h加熱することによって、イオン性有機物
で周囲を被覆した銀超微粒子を製造するようにしても良
い。
【0015】このようにして製造した銀超微粒子は、そ
の周囲をアルキル鎖殻またはイオン性有機物で被覆して
いるため、例えばシクロヘキサン等の有機溶媒に溶解さ
せると、互いに凝集することなく、安定した状態で溶媒
中に均一に混ざり合い、透明な状態、即ち可溶化状態と
なる。
【0016】ここで、金属粒子の融点は、粒径が小さく
なると低下することが知られているが、その効果が現れ
はじめる粒径は20nm以下であり、10nm以下にな
るとその効果が顕著となる。したがって、銀超微粒子の
平均粒径は、1〜20nmであるのが好ましく、1〜1
0nmであるのが特に好ましい。例えば、平均粒径が5
nm程度のクラスターレベルの極小の銀超微粒子を使用
することにより、200℃程度の加熱で銀超微粒子同士
を互いに溶融結合することができる。
【0017】図2は、本発明の導電体の印刷方法の一例
を工程順に示すもので、先ずガラス基板等の基板10を
用意し(図2(a))、この基板10の上面にフォトレ
ジスト12を塗布し(図2(b))、このフォトレジス
ト12のパターン化エッチングを行って、所定の位置に
フォトレジスト12で区画された凹み14を形成する
(図2(c))。
【0018】そして、前記基板10及びフォトレジスト
12の全表面に、粒径が5nm程度の前記銀超微粒子を
例えばシクロヘキサン等の有機溶媒に分散させた溶液2
0を、浸漬、塗布、噴霧或いは注液等により接触して付
着させる(図2(d))。この時、銀超微粒子溶液20
の濃度を調整して十分低粘度の液体とすることによっ
て、基板10及びフォトレジスト12の全表面に液浸透
を行うことができる。
【0019】この状態で、前記銀超微粒子溶液20を乾
燥して溶媒を蒸発させた後、前記銀超微粒子の周囲を被
覆するアルキル鎖殻やイオン性有機物の分解温度以上
の、例えば200℃程度の温度のまま例えば0.5h保
持して焼成することにより、基板10及びフォトレジス
ト12の全表面に銀超微粒子だけからなる銀皮膜(金属
皮膜)22を形成する(図2(e))。つまり、銀超微
粒子を均一に分散させた状態で、銀超微粒子の周囲を被
覆するアルキル鎖殻やイオン性有機物を分解して消滅さ
せ、同時に銀超微粒子同士を互いに溶融結合させること
によって、均一な膜厚の銀皮膜22を形成する。
【0020】この銀皮膜22の膜厚は、例えば1回の乾
燥当り〜0.1μm程度で、銀超微粒子溶液20の濃度
を調節することによって調整できる。また、基板10上
の銀皮膜22の剥離強度として、少なくとも150gf
/cm(147N/m)程度が得られることを実験的に
確認している。
【0021】次に、前記銀皮膜22を下地層とした電解
めっきを施すか、または前記銀皮膜22を触媒層とした
無電解めっきを施すことによって、銀皮膜22上に導電
層を成長させて、凹み14内に導電体24を埋込む(図
2(f))。ここで、電解めっきと無電解めっきは、状
況によって使い分ける。また、導電体24の材料として
は、銀、銅、金、ニッケル等良導体の金属が挙げられ、
これらの金属を適宜選択して使用出来る。
【0022】この時、めっきに使用されるめっき液は低
粘度の液体で、凹み14の内部に容易に流入し、しか
も、基板10及びフォトレジスト12の全表面は、銀皮
膜22で均一に被覆されているので健全なめっき反応が
生じ、導電体24の内部に欠陥が生じることを防止でき
る。
【0023】その後、フォトレジスト12の上面が露出
するまで導電体24の表面を平坦に研摩して不要な導電
体24を除去する(図2(g))。しかる後、例えばア
ルカリ液等によってフォトレジスト12を除去(リフト
オフ)し(図2(h))、これによって、導電体24か
らなる所望のパターンを有する印刷基板を製造する(図
3(i))。
【0024】以上により、たとえ微細なパターンであっ
ても、基板10との間に、例えば150gf/cm(1
47N/m)以上の十分な接着力を持った健全な導電体
24からなる電極や導電路を、200℃程度以下の低温
プロセスで形成することができる。
【0025】なお、この導電体の印刷法は、プラズマデ
ィスプレイパネル背面板のリブのような微細な導電部材
へも応用できる。
【0026】
【発明の効果】ここまで説明したように、本発明によれ
ば、従来法のペースト直接埋込に対し、金属皮膜形成、
及び、それに続くめっき埋込みと工程数が増えるもの
の、ペーストに比べて遙かに低粘度の特性を持った超微
粒子溶液及びめっき液を用いて凹み内に導電体を埋込む
ことができる。これによって、より微細なパターンへの
対応が可能で、かつ健全な導電体からなるパターンを形
成でき、しかも、この導電体パターンの形成を、例えば
常温から200℃程度と比較的低い温度履歴で行うこと
ができるので、レジストに与える機械的及び熱的負荷を
低減した電極等の印刷が可能となる。
【図面の簡単な説明】
【図1】本発明の銀超微粒子を製造する手順例を示す図
である。
【図2】本発明の実施形態たる導電体の印刷方法を工程
順に示す図である。
【図3】従来の導電体の印刷方法を工程順に示す図であ
る。
【符号の説明】
10 基板 12 フォトレジスト 14 凹み 20 銀超微粒子溶液 22 銀皮膜 24 導電体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板の表面にレジストをパターン状に設
    ける工程と、 金属超微粒子を所定の溶媒に分散した超微粒子溶液を前
    記基板及びレジストの全表面に接触後、乾燥し焼成して
    基板及びレジストの全表面を金属皮膜で被覆する工程
    と、 前記レジストで区画形成した凹み内に導電体をめっきに
    より埋込む工程と、 不要な導電体及び前記レジストを除去して前記凹み内に
    埋込んだ導電体からなるパターンを得る工程とを有する
    ことを特徴とする導電体の印刷方法。
  2. 【請求項2】 前記金属超微粒子は、銀を含む有機錯体
    または金属塩を熱分解して製造した銀超微粒子であるこ
    とを特徴とする請求項1記載の導電体の印刷方法。
  3. 【請求項3】 前記導電体パターンは、半導体装置のバ
    ンプ、プリント基板上の電極またはプラズマディスプレ
    イ背面板の微細な導電部材に充当するためのものである
    ことを特徴とする請求項1または2記載の導電体の印刷
    方法。
JP32406299A 1999-11-15 1999-11-15 導電体の印刷方法 Pending JP2001144128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32406299A JP2001144128A (ja) 1999-11-15 1999-11-15 導電体の印刷方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32406299A JP2001144128A (ja) 1999-11-15 1999-11-15 導電体の印刷方法

Publications (1)

Publication Number Publication Date
JP2001144128A true JP2001144128A (ja) 2001-05-25

Family

ID=18161739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32406299A Pending JP2001144128A (ja) 1999-11-15 1999-11-15 導電体の印刷方法

Country Status (1)

Country Link
JP (1) JP2001144128A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259095B2 (en) 2002-04-26 2007-08-21 Nec Electronics Corporation Semiconductor device and manufacturing process therefor as well as plating solution
JP2014011191A (ja) * 2012-06-27 2014-01-20 Tokyo Electron Ltd エッチング方法
WO2014038454A1 (ja) * 2012-09-07 2014-03-13 東京応化工業株式会社 パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池
KR101856241B1 (ko) * 2012-05-31 2018-05-09 엘지이노텍 주식회사 터치윈도우 및 그 제조방법
US10243198B2 (en) 2013-03-29 2019-03-26 Tokyo Ohka Kogyo Co., Ltd. Method for forming pattern, structural body, method for producing comb-shaped electrode, and secondary cell

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259095B2 (en) 2002-04-26 2007-08-21 Nec Electronics Corporation Semiconductor device and manufacturing process therefor as well as plating solution
US7821135B2 (en) 2002-04-26 2010-10-26 Nec Electronics Corporation Semiconductor device with improved stress migration resistance and manufacturing process therefor
KR101856241B1 (ko) * 2012-05-31 2018-05-09 엘지이노텍 주식회사 터치윈도우 및 그 제조방법
JP2014011191A (ja) * 2012-06-27 2014-01-20 Tokyo Electron Ltd エッチング方法
WO2014038454A1 (ja) * 2012-09-07 2014-03-13 東京応化工業株式会社 パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池
US9478791B2 (en) 2012-09-07 2016-10-25 Tokyo Ohka Kogyo Co., Ltd. Method for forming pattern, structural body, method for producing comb-shaped electrode, and secondary cell
US10243198B2 (en) 2013-03-29 2019-03-26 Tokyo Ohka Kogyo Co., Ltd. Method for forming pattern, structural body, method for producing comb-shaped electrode, and secondary cell

Similar Documents

Publication Publication Date Title
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
JP2013512562A (ja) プリント回路基板及びその製造方法
US4963389A (en) Method for producing hybrid integrated circuit substrate
JP2001144128A (ja) 導電体の印刷方法
JPH04277696A (ja) 多層配線基板及びその製造方法
KR100614139B1 (ko) 회로 기판에 도전 패턴을 형성하는 방법
JPH10308119A (ja) 金属ペーストの焼成方法
US6150074A (en) Method of forming electrically conductive wiring pattern
JPH0213472B2 (ja)
JP2012104521A (ja) 回路基板の製造方法
JP2003264361A (ja) 回路基板の製造方法
WO2006008736A1 (en) Fabrication of electrical components and circuits by selective electrophoretic deposition (s-epd) and transfer
JPH08235935A (ja) 異方導電フィルム
US20080160177A1 (en) Methods for electroless plating of metal traces on a substrate and devices and systems thereof
KR100275372B1 (ko) 회로기판 제조방법
JPH06224538A (ja) セラミックス回路基板の製造方法
CN110739289B (zh) 基板结构及其制造方法
JPH07122839A (ja) セラミックス配線基板の製造方法
US4898805A (en) Method for fabricating hybrid integrated circuit
JPH04170036A (ja) 異方性導電膜の製造方法
JPS5946439B2 (ja) 多層セラミツク回路基板の製造方法
JPH10335786A (ja) 高密度プリント配線基板の製造方法
JPH09321411A (ja) セラミックス配線基板の製造方法
JP2849163B2 (ja) 電子回路基板の製造方法
JPS6031116B2 (ja) 電気配線回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606