JPH02128249A - 記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置における記憶制御方式に係り、特
にリード動作のスループット向上に好適な記憶制御方式
に関する。

〔従来の技術〕

従来の情報処理装置は、例えば特開昭５６−２１２６２
号公報に記載のように、記憶装置をアクセスする場合、
リードリクエストかライトリクエストかに関係なく、受
付けたリクエスト類にアクセス動作を実行していた。ま
た、記憶装置を複数の処理装置で共用する場合は、ある
処理装置からのリクエストを他の処理装置のリクエスト
より優先して実行する方式をとることがあるが、この場
合も、同一処理装置からのリクエストは受付けた順番に
実行していた。

〔発明が解決しようとする課題〕

上記従来技術は、後続のリードリクエストが先行のライ
トリクエストを追い越して先に動作させる点について配
慮がされておらず、ライトリクエストに引い続いてリー
ドリクエストが到着した場合、リードリクエストはライ
ト動作が終了するまで待されることになり、リードリク
エストのスループットが低下するという問題があった。

本発明の目的は、ライトリクエストとリードリクエスト
が前後して到着した場合、リードリクエストを優先して
実行するようにして、リードリクエストのスループット
を向上せしめことにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明では、少なくとも１組
以上のライトリクエストおよびそれに付随するライトア
ドレス、ライトデータを保持する手段と、先に受付けた
ライトリクエストを追い越して後のリードリクエストを
選択する手段と、リードリクエストが選択されると、そ
れに付随するリードアドレスと上記保持されているライ
トアドレスを比較し、一致しなければ、記憶装置に対し
てリード動作を実行し、一致すれば記憶装置に対するリ
ード動作を抑止して、当該ライトアドレスに付随するラ
イトデータを出力する手段を設ける。

〔作　用〕

前のリードリクエストが実行中に、ライトリクエストが
到着し、その直後に別のリードリクエストが到着したと
する。この場合、実行中のリードリクエストの動作が終
了すると、ライトリクエストの起動は抑止され、後から
受付けられたリードリクエストの起動が先になる。これ
により、リード動作のスループットが向上する。また、
リードリクエストの起動時、この起動されたリードリク
エストのアドレスが、そのとき未処理（即ち、起動の抑
止された）として保持されているライトリクエストのラ
イトアドレスと比較される。そして。

一致しなければ、記憶装置にリード動作を起動するが、
一致すれば、記憶装置の起動を抑止し、かわりに当該ラ
イトアドレスに付随して保持されているライトデータを
該リードリクエストのリードデータとして出力する。こ
れにより、リードリクエストがライトリクエストを追い
越して起動された場合も、当該リードリクエストに対す
る正しいリードデータが保証される。

〔実施例〕

以下１本発明の一実施例について図面により説明する。

第１図は本発明の記憶制御方式の一実施例のブロック図
である。第１図において、スタック回路１はリードリク
エストラッチ１１．ライトリクエストラッチ１２及びプ
ライオリティ回路１３よりなる。受付けたリードリクエ
ストはリードリクエストラッチ１１に格納し、同時にリ
ードアドレスはリードアドレスバッファ２に格納する。

同様に受付けたライトリクエストはライトリクエストラ
ッチ１２に格納し、同時にライトアドレスはライトアド
レスバッファ３にライトデータはライトデータバッファ
４に格納する。二Ｎでライト系のラッチ１２、バッファ
３，４は複数組用意しておく。

スタック回路１におけるプライオリティ回路１３は、リ
ードリクエストとライトリクエストが時間をおいて到着
した場合は、受付けた順番に該リクエストを選択するが
、リードリクエストとライトリクエストが前後して到着
した場合はリードリクエストを優先して選択する。

比較回路５は、リードリクエストが選択されると、リー
ドアドレスバッファ２のリードアドレスとライトアドレ
スバッファ３に格納されている未処理（起動の抑止され
た）のライトリクエストの各ライトアドレスを比較する
回路である０選択回路６はリードアドレスバッファ２の
リードアドレスあるいはライトアドレスバッファ３のラ
イトアドレスのいずれかを選択する回路である。また、
選択回路７はライトデータバッファ４のライトデータあ
るいは記憶部９から読み出されるデータのいずれかを選
択する回路である。

アクセス制御回路８は、記憶部９に対し、リードリクエ
ストあるいはライトリクエストのアクセス動作を制御す
る。

次に、第２図のタイムチャートにより動作例を説明する
。初めにリードリクエストＲ１が到着し、スタック回路
１のリードリクエストラッチ１に該リードリクエストＲ
１がセットされ、そのリードアドレスがリードアドレス
バッファ２に格納されたとする。プライオリティ回路１
３は該リードリクエストＲ１を選択して１選択回路６及
びアクセス制御回路８に伝える０選択回路６は、リード
リクエストの場合、リードアドレスバッファ２のリード
アドレスを選択する。一方、比較回路５では、リードア
ドレスバッファ２のリードアドレスを、そのときライト
アドレスバッファ３に格納されている未処理のライトア
ドレスと比較し、一致するものがあれば、一致信号を出
力すると共にライトデータバッファ４の該当バッファを
起動する。−致するものがなければ、比較回路５は不一
致信号を出力する。アクセス制御回路８は、比較回路５
より不一致信号を受取ると、記憶部９に対してリード動
作を起動する。該起動を受けた記憶部９は。

選択回路６で選択されたリードアドレス指定のデータを
読み出す０選択回路７は、比較回路５から不一致信号が
出力されると、記憶部９から読み出されたデータを選択
する。一方、比較回路５より一致信号が出されると、ア
クセス制御回路８は記憶部９に対する起動を抑止する。

この場合、選択回路７はライトデータバッファ４の出力
を選択し。

比較回路５により起動されたバッファ４のライトデータ
がリードリクエストＲ１のリードデータとして選択され
ることになる。

上記リードリクエストＲ１の動作中に、ライトリクエス
トＷ１、リードリクエストＲ２が前後して到着したとす
る。この場合、スタック回路１のプライオリティ回路１
３は、先に到着したライトリクエストＷ１を抑止し、後
のリードリクエストＲ２を選択してアクセス制御回路８
に伝える１選択回路６は、リードアドレスバッファ２に
格納されたリードリクエストＲ２に対応するリードアド
レスを選択して記憶部９に伝える。比較回路５では、リ
ードアドレスバッファ２のリードアドレスとライトアド
レスバッファ３の未処理のライトアドレスを比較する。

比較回路５から不一致信号が出力されると、アクセス制
御回路８は、リードリクエストＲ１の動作終了をまって
、記憶部９に対して再びリード動作を起動する。このよ
うにして、リードリクエストＲ１に続いて記憶部９から
リードリクエストＲ２に対応するデータが読み出され。

選択回路７で選択される。一方、比較回路５から一致信
号が出力されると、アクセス制御回路８は記憶部９に対
する起動を抑止する。この場合、比較回路５により一致
のとれたライトアドレスバッファ３に対応するライトデ
ータバッファ４が起動され、当該ライトデータバッファ
のライトデータが読み出される。選択回路７は、このラ
イトデータバッファ４からのライトデータをリードリク
エストＲ２のリードデータとして選択する。

リードリクエストが到着しなくなると、スタック回路１
のプライオリティ回路１３は、抑止されていたライトリ
クエストを順次１選択していく。

本例ではライトリクエストＷ１が選択される。アクセス
制御回路８は、ライトリクエストＷ１を受取ると、記憶
部９に対してライト動作を起動する。

選択回路６はライトアドレスバッファ３から出力される
ライトリクエストＷ１に対応するライトアドレスを選択
する。記憶部９は１選択回路６で選択されたライトアド
レス指定のアドレスに、ライトデータバッファ４から出
力されるライトリクエストＷ１に対応するライトデータ
を書込む。

なお、第２図において、動作１はリードリクエストＲ２
のアドレスがライトアドレスバッファ３内のライトアド
レスと一致しなかった場合の時間関係を示し、動作２は
一致した場合の時間関係を示したものである。また、リ
ードリクエストＲ１については、動作１と２はいずれも
一致しない場合を示している。

以上の如く、リードリクエストが連続する場合には、ラ
イトリクエストを追い越して次のリードリクエストを実
行するため、リードリクエストのスループットが向上し
、また、追い越されたライトリクエストとリードリクエ
ストのアドレスが一致した場合には、記憶部９をアクセ
スする必要がないため、本スルーブツトがさらに大幅に
向上する。　また、プライオリティ回路１３でリードリ
クエストを優先して選択した場合、比較回路５で直ちに
アドレス検索動作を始めることにより、当該リードサイ
クル時間が短縮される。

〔発明の効果〕

以上説明したように、本発明によれば、ライトリクエス
トを追い越してリードリクエストを先に実行することが
できるため、リードリクエストのスループットが向上し
、処理装置が処理続行上、早急に欲しいリードリクエス
トに対応するり−ドデータを早く入手でき、処理時間の
短縮に大きな効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は第１図の
動作を説明するためのタイムチャートである。 １・・・スタック回路、　　１１・・・リードリクエス
トラッチ、　　１２・・・ライトリクエストラッチ、１
３・・・プライオリティ回路、　　２・・・リードアド
レスバッファ、　　３・・・ライトアドレスバッファ。 ４・・・ライトデータバッファ、　　５・・・比較回路
、６．７・・・選択回路、　８・・・アクセス制御回路
、９・・・記憶部。

Claims (1)

【特許請求の範囲】
1. （１）記憶装置のリードおよびライト動作を制御する装
   置において、 少なくとも１組以上のライトリクエストおよびそれに付
   随するライトアドレス、ライトデータを保持する手段と
   、 先に受付けたライトリクエストを追い越して後のリード
   リクエストを選択する手段と、 リードリクエストが選択されると、それに付随するリー
   ドアドレスと上記保持されているライトアドレスを比較
   し、一致しなければ、記憶装置に対してリード動作を実
   行し、一致すれば記憶装置に対するリード動作を抑止し
   て、当該ライトアドレスに付随するライトデータを出力
   する手段を有することを特徴とする記憶制御方式。