JPH0194635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0194635A JPH0194635A JP62252747A JP25274787A JPH0194635A JP H0194635 A JPH0194635 A JP H0194635A JP 62252747 A JP62252747 A JP 62252747A JP 25274787 A JP25274787 A JP 25274787A JP H0194635 A JPH0194635 A JP H0194635A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- silicon
- nitride film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に素子分離用
絶縁膜の形成方法に関する。
絶縁膜の形成方法に関する。
化膜をシリコン基板内に深く埋設するように形成する素
子分離用絶縁膜またはフィールド酸化膜の形成技術は、
特公昭５６−３１８９３号公報明細書記載の発明「半導
体装置の製造方法」によって既に公知である。
子分離用絶縁膜またはフィールド酸化膜の形成技術は、
特公昭５６−３１８９３号公報明細書記載の発明「半導
体装置の製造方法」によって既に公知である。
しかしながら、この従来の厚膜シリコン酸化膜の形成方
法では、耐酸化マスクの窒化シリコン膜の下地にストレ
ス緩和用としてシリコンの熱酸化膜を堆積するので、フ
ィールド酸化膜を形成する際、酸素（０□）が窒化シリ
コン膜直下を横方向にも拡散し、所謂バーズ・ピーク（
ｂｉｒｄｓ ｂｅａｋ）と呼ばれる形状のシリコン酸化
膜を形成する欠点があシ、開口部の出来上が）寸法とマ
スク寸法との間に大きな差が生じ易い。
法では、耐酸化マスクの窒化シリコン膜の下地にストレ
ス緩和用としてシリコンの熱酸化膜を堆積するので、フ
ィールド酸化膜を形成する際、酸素（０□）が窒化シリ
コン膜直下を横方向にも拡散し、所謂バーズ・ピーク（
ｂｉｒｄｓ ｂｅａｋ）と呼ばれる形状のシリコン酸化
膜を形成する欠点があシ、開口部の出来上が）寸法とマ
スク寸法との間に大きな差が生じ易い。
本発明の目的は、上記の情況に鑑み、素子分離用厚膜酸
化膜におけるバーズ・ピークの形成を著しく抑止するこ
とのできる半導体装置の製造方法を提供することである
。
化膜におけるバーズ・ピークの形成を著しく抑止するこ
とのできる半導体装置の製造方法を提供することである
。
本発明によれば、半導体装置の製造方法は、シリコン基
板上に熱酸化シリコン膜、多結晶シリコン膜および第１
の窒化シリコン膜を順次成長せしめる工程と、前記多結
晶シリコン膜上に第１の窒化シリコン膜のパ、ターンを
残す前記第１の窒化シリコン膜のパターニング工程と、
前記第１の窒化シリコン膜のパターンを含む基板全面に
第２の窒化シリコン膜を成長せしめる工程と、前記第１
の窒化シリコン膜のパターンの側壁にのみ第２の窒化シ
リコン膜を残す前記第２の窒化シリコン膜の異方性エツ
チング工程と、前記第１の窒化シリコン膜のパターンお
よび側壁に付着する第２の窒化シリコン膜をマスクとし
て前記多結晶シリコン膜を絶縁膜に変換する選択酸化工
程とを含む。
板上に熱酸化シリコン膜、多結晶シリコン膜および第１
の窒化シリコン膜を順次成長せしめる工程と、前記多結
晶シリコン膜上に第１の窒化シリコン膜のパ、ターンを
残す前記第１の窒化シリコン膜のパターニング工程と、
前記第１の窒化シリコン膜のパターンを含む基板全面に
第２の窒化シリコン膜を成長せしめる工程と、前記第１
の窒化シリコン膜のパターンの側壁にのみ第２の窒化シ
リコン膜を残す前記第２の窒化シリコン膜の異方性エツ
チング工程と、前記第１の窒化シリコン膜のパターンお
よび側壁に付着する第２の窒化シリコン膜をマスクとし
て前記多結晶シリコン膜を絶縁膜に変換する選択酸化工
程とを含む。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｇ）は本発明の一実施例を示す素子分
離用厚膜酸化膜の形成工程図である。本実施例によれば
、Ｐ型シリコン基板ｌがまず準備され、この−主面上に
シリコン熱酸化膜２の形成と共にＣＶＤ多結多結晶シリ
コン膜上びＣＶＤ窒化窒化シリコンボ４次堆積される〔
第１図（ａ）参照〕。つぎに７オトレジスト膜５をマス
クとして窒化シリコン膜４はパターン４ａにパターニン
グされ、更にこれをマスクとして選択的にチャネル・ス
トッパー形成のためのホウ素イオン（Ｂ＋）がイオン注
入される。ここで、６は注入されたホウ素イオン（Ｂ＋
）を示す〔第１図（ｂ）参照〕。ついで、この全面には
窒化シリコン膜７が再度堆積され〔第１図（Ｃ）参照〕
つづいて反応性イオンエツチング法によシ全面エツチン
グされる。このエツチング工程によって、ＣＶＤ窒化シ
リコン膜パターン４ａの側壁に窒化シリコン膜７ａが残
る〔第１図（ｄ）参照〕、ここで。
離用厚膜酸化膜の形成工程図である。本実施例によれば
、Ｐ型シリコン基板ｌがまず準備され、この−主面上に
シリコン熱酸化膜２の形成と共にＣＶＤ多結多結晶シリ
コン膜上びＣＶＤ窒化窒化シリコンボ４次堆積される〔
第１図（ａ）参照〕。つぎに７オトレジスト膜５をマス
クとして窒化シリコン膜４はパターン４ａにパターニン
グされ、更にこれをマスクとして選択的にチャネル・ス
トッパー形成のためのホウ素イオン（Ｂ＋）がイオン注
入される。ここで、６は注入されたホウ素イオン（Ｂ＋
）を示す〔第１図（ｂ）参照〕。ついで、この全面には
窒化シリコン膜７が再度堆積され〔第１図（Ｃ）参照〕
つづいて反応性イオンエツチング法によシ全面エツチン
グされる。このエツチング工程によって、ＣＶＤ窒化シ
リコン膜パターン４ａの側壁に窒化シリコン膜７ａが残
る〔第１図（ｄ）参照〕、ここで。
（？
ＣＶＤ窒化シリコン およびＣＶＤ窒化シリコン膜
７ａをマスクとして、例えば、水素（Ｈ２）−酸素（０
２）雰囲気内で温度１０００℃のフィールド酸化が行わ
れ多結晶シリコン膜３が熱酸化されて厚膜のフィールド
酸化膜８に変換される〔第１図（ｅ）参照〕。ついで、
マスクとして用いた窒化シリコン膜４ａおよび７ ａ、
はホット・リン酸でエツチング除去され、更に下部の多
結晶シリコン膜３が反応性イオンエツチングでエツチン
グ除去され開口部９が形成される。この際、開口部９に
おけるシリコン基板１とフィールド酸化膜８との境目に
は多結晶シリコン膜３が膜厚５００Ａ程度残る〔第１図
（ｆ）参照〕。ここで、例えば水素（Ｈ２）−酸素（０
２）雰囲気内で温度９５０“Ｃの熱酸化工程を行い残っ
た多結晶シリコン膜３を完全に酸化し、ついで弗酸を用
いシリコン熱酸化膜２をエツチング除去し素子形成領域
１０を形成すれば素子分離は完了する〔第１図（ｍｌ参
照〕。
７ａをマスクとして、例えば、水素（Ｈ２）−酸素（０
２）雰囲気内で温度１０００℃のフィールド酸化が行わ
れ多結晶シリコン膜３が熱酸化されて厚膜のフィールド
酸化膜８に変換される〔第１図（ｅ）参照〕。ついで、
マスクとして用いた窒化シリコン膜４ａおよび７ ａ、
はホット・リン酸でエツチング除去され、更に下部の多
結晶シリコン膜３が反応性イオンエツチングでエツチン
グ除去され開口部９が形成される。この際、開口部９に
おけるシリコン基板１とフィールド酸化膜８との境目に
は多結晶シリコン膜３が膜厚５００Ａ程度残る〔第１図
（ｆ）参照〕。ここで、例えば水素（Ｈ２）−酸素（０
２）雰囲気内で温度９５０“Ｃの熱酸化工程を行い残っ
た多結晶シリコン膜３を完全に酸化し、ついで弗酸を用
いシリコン熱酸化膜２をエツチング除去し素子形成領域
１０を形成すれば素子分離は完了する〔第１図（ｍｌ参
照〕。
第２図は本発明の他の実施例を示す素子分離用厚膜酸化
膜形成の部分工程図である。本実施例の尊窒化シリコン
膜７を堆積させるに先立ち、薄いＣＶＤシリコン酸化膜
１１が下地としてまず堆積される。とのＣＶＤシリコン
酸化膜１１は窒化シリコン膜７が反応性イオンエツチン
グされる際エツチング・ストッパーとして働き、窒化シ
リコン膜パターン４ａまでもエツチングされないよう作
用する。
膜形成の部分工程図である。本実施例の尊窒化シリコン
膜７を堆積させるに先立ち、薄いＣＶＤシリコン酸化膜
１１が下地としてまず堆積される。とのＣＶＤシリコン
酸化膜１１は窒化シリコン膜７が反応性イオンエツチン
グされる際エツチング・ストッパーとして働き、窒化シ
リコン膜パターン４ａまでもエツチングされないよう作
用する。
なお本実施例におけるその他の工程は前実施例と全く同
じである。
じである。
以上詳細に説明したように、本発明によれく窒化シリコ
ン・マスク下に堆積された多結晶シリコン膜およびマス
クの側壁に形成された同質の窒化シリコン膜によシ酸素
の横方向の拡散を押さえることができるので、マスク寸
法と出来上がシ寸法の差を従来プロセスの変換差０．３
〜０．４μ慣から０〜０．１μ仇の変換差にまで改善す
ることができる。
ン・マスク下に堆積された多結晶シリコン膜およびマス
クの側壁に形成された同質の窒化シリコン膜によシ酸素
の横方向の拡散を押さえることができるので、マスク寸
法と出来上がシ寸法の差を従来プロセスの変換差０．３
〜０．４μ慣から０〜０．１μ仇の変換差にまで改善す
ることができる。
第１図（ａ）〜（ｇ）は本発明の一実施例を示す素子分
離用厚膜酸化膜の形成工程図、第２図は本発明の他の実
施例を示す素子分離用厚膜酸化膜形成の部分工程図であ
る。 １・・・Ｐ型シリコン基板、２・・・シリコン熱酸化膜
、３・・・ＣＶＤ多結晶シリコン膜、４・・・ＣＶＤ窒
化シリコンＬ４ａ・・・ＣＶＤ窒化シリコン膜パターン
、５・・・フォトレジスト膜、６・・・ホウ素イオン（
Ｂ＋）、７．７ａ・・・ＣＶＤ窒化シリコン膜、８・・
・フィールド酸化膜、９・・・開口部、１０・・・素子
形成領域、１１・・・ＣＶＤシリコン酸化膜。 代理人 弁理士 内 原 音 ｙ５ｔ 図 月 １ 図 第 １（２１ 万２図
離用厚膜酸化膜の形成工程図、第２図は本発明の他の実
施例を示す素子分離用厚膜酸化膜形成の部分工程図であ
る。 １・・・Ｐ型シリコン基板、２・・・シリコン熱酸化膜
、３・・・ＣＶＤ多結晶シリコン膜、４・・・ＣＶＤ窒
化シリコンＬ４ａ・・・ＣＶＤ窒化シリコン膜パターン
、５・・・フォトレジスト膜、６・・・ホウ素イオン（
Ｂ＋）、７．７ａ・・・ＣＶＤ窒化シリコン膜、８・・
・フィールド酸化膜、９・・・開口部、１０・・・素子
形成領域、１１・・・ＣＶＤシリコン酸化膜。 代理人 弁理士 内 原 音 ｙ５ｔ 図 月 １ 図 第 １（２１ 万２図
Claims (1)
- シリコン基板上に熱酸化シリコン膜、多結晶シリコン
膜および第１の窒化シリコン膜を順次成長せしめる工程
と、前記多結晶シリコン膜上に第１の窒化シリコン膜の
パターンを残す前記第１の窒化シリコン膜のパターンニ
ング工程と、前記第１の窒化シリコン膜のパターンを含
む基板全面に第２の窒化シリコン膜を成長せしめる工程
と、前記第１の窒化シリコン膜のパターンの側壁にのみ
第２の窒化シリコン膜を残す前記第２の窒化シリコン膜
の異方性エッチング工程と、前記第１の窒化シリコン膜
のパターンおよび側壁に付着する第２の窒化シリコン膜
をマスクとして前記多結晶シリコン膜を絶縁膜に変換す
る選択酸化工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252747A JPH0194635A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252747A JPH0194635A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194635A true JPH0194635A (ja) | 1989-04-13 |
Family
ID=17241717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252747A Pending JPH0194635A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194635A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155151A (ja) * | 1989-11-03 | 1991-07-03 | Motorola Inc | 半導体構造の製法 |
| JPH0412528A (ja) * | 1990-05-02 | 1992-01-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1987
- 1987-10-06 JP JP62252747A patent/JPH0194635A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155151A (ja) * | 1989-11-03 | 1991-07-03 | Motorola Inc | 半導体構造の製法 |
| JPH0412528A (ja) * | 1990-05-02 | 1992-01-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04123439A (ja) | 半導体装置の製造方法 | |
| JPH07221086A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPH0194635A (ja) | 半導体装置の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JP2766000B2 (ja) | 半導体素子の製造方法 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JP2940433B2 (ja) | 半導体装置の製造方法 | |
| JP3097749B2 (ja) | コンタクトの形成方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS61214536A (ja) | 半導体装置の製造方法 | |
| JPS6241418B2 (ja) | ||
| JPH03285345A (ja) | 半導体素子の製造方法 | |
| JPS61112375A (ja) | 半導体装置の製造方法 | |
| JPH012362A (ja) | 半導体装置の製造方法 | |
| JPH04111340A (ja) | 半導体装置の製造方法 | |
| JPH0371770B2 (ja) | ||
| JPH04267335A (ja) | 半導体装置の製造方法 | |
| JPH02203532A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 |