JP3097749B2 - コンタクトの形成方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、高集積でかつ高速動作が可能なバイポー
ラ型半導体装置の製造方法に関するものである。

（従来の技術） 従来のバイポーラ型半導体装置の製造方法を第２図を
用いて説明する。

先ず、第２図（Ａ）に示すように、P^-型半導体基板20
1にN⁺型埋込み拡散層202を形成し、エピタキシャル技術
によって半導体基板上にN^-型エピタキシャル層203を形
成したのち、パッド酸化膜204を形成し、その上面にシ
リコン窒化膜205を形成する。

次に、シリコン窒化膜205上に公知のホトリソグラフ
ィ技術を用いて図示しないがレジストパターンを形成
し、それをマスクとしてシリコン窒化膜205およびパッ
ド酸化膜204のエッチングを行う。さらに、残存パッド
酸化膜204とシリコン窒化膜205をマスクとしてN^-型エピ
タキシャル層203を選択エッチングして、第２図（Ｂ）
に示すように、後に素子分離酸化膜を形成すべき位置に
溝206を形成する。この溝206形成によりN^-型エピタキシ
ャル層203には、図示の第１の島領域203aと、図示され
ない第２の島領域が形成される。

次に、第２図（Ｃ）に示すように熱酸化を行い、溝20
6にシリコン酸化膜からなる厚い素子分離酸化膜207を形
成する。

次に、耐酸化性マスクであるシリコン窒化膜205を取
り除いたのち、図示しないレジストマスクを形成して図
示しない第２の島領域にのみ燐をイオン注入し、その後
レジストマスクを除去後、非酸化性雰囲気中で熱処理を
行うことにより、前記第２の島領域をコレクタ抵抗低減
用N⁺型領域とする。

次に、パッド酸化膜204を除去後全面に第２図（Ｄ）
に示すように第１多結晶シリコン膜208を形成する。さ
らに熱酸化を行って、第１多結晶シリコン膜208の表面
に多結晶シリコン酸化膜209を形成する。続いて、第１
多結晶シリコン膜208中に硼素のイオン注入を行う。そ
ののち、公知のホトリソグラフィ技術を用いてレジスト
パターン210を多結晶シリコン酸化膜209上に形成する。

そして、そのレジストパターン210をマスクに異方性
エッチングにより多結晶シリコン酸化膜209のエッチン
グを行い、続いて第１多結晶シリコン膜208のエッチン
グを行うことにより、第２図（Ｅ）に示すように第１の
島領域203a上で活性ベースおよびエミッタ形成用の開口
部211を形成する。その後、レジストパターン210を除去
する。

次に、前記開口部形成で露出した第１の島領域203aの
表面を薄く酸化したのち、第２図（Ｆ）に示すように全
面にCVD酸化膜212を形成する。この時に、第１多結晶シ
リコン膜208が接する第１の島領域203aの側端部分に
は、前記第１多結晶シリコン膜208からの硼素の拡散で
高濃度の不活性ベース領域213が形成される。

次に、異方性エッチングによりCVD酸化膜212のエッチ
ングを行うことにより、第２図（Ｇ）に示すように、、
前記開口部211部分の第１多結晶シリコン膜208側面およ
び多結晶シリコン酸化膜209側面に、CVD酸化膜212のサ
イドウォール212aを形成する。その後、このサイドウォ
ール212aで狭められた前記開口部211を通して第１の島
領域203aに硼素をイオン注入し、非酸化性雰囲気中で熱
処理を行うことにより、同図のように活性ベース領域21
4を第１の島領域203a内に形成する。

次に、第１の島領域203a内の活性ベース領域214上お
よび図示しない第２の島領域上の薄い酸化膜を除去した
後、全面に第２多結晶シリコン膜215を形成したのち、
この第２多結晶シリコン膜215に砒素をイオン注入し、
続いて公知のホトリソグラフィ・エッチングにより第２
多結晶シリコン膜215のパターニングを行うことによ
り、この第２多結晶シリコン膜215を第２図（Ｈ）に示
すように、前記開口部211部分およびその周辺部分にエ
ミッタ電極として残し、かつ図示しないコレクタ抵抗低
減用N⁺型領域（第２の島領域）上にコレクタ電極として
残す。その後、残存第２多結晶シリコン膜215の表面を
薄く酸化した後、非酸化性雰囲気中で熱処理することに
より、第２多結晶シリコン膜215から砒素を活性ベース
領域214内に拡散させ、該活性ベース領域214内にエミッ
タ領域216を形成する。以上で素子が完成する。

（発明が解決しようとする課題） しかしながら、上記のような従来の製造方法では、あ
らかじめ形成された素子分離領域の内側の第１の島領域
203a上で、第２図（Ｄ），（Ｅ）を示すように、写真食
刻によって多結晶シリコン酸化膜209および第１多結晶
シリコン膜208を選択エッチングしなければならないた
め、第１の島領域203aにマスク合わせ余裕を確保する必
要があり、その分第１の島領域203aが大きくなる。その
結果、トランジスタ専有面積の縮小に限界を与え、特に
ベース・コレクタ間の接合容量C_TCの低減は困難である
と云う問題点があった。

この発明は、以上述べたマスク合わせ余裕の確保から
トランジスタ専有面積の縮小に限界があるという問題を
解決し、よりトランジスタ専有面積を縮小して高性能化
が図れるバイアポーラ型半導体装置の製造方法を提供す
ることを目的とする。

（課題を解決するための手段） この発明は、最初に１回写真食刻工程を行った後、不
活性ベース領域、活性ベース領域およびエミッタ領域の
すべてを自己整合で形成できるようにしたものである。
さらに、半導体基体上に３層膜を形成し、その上層２層
膜をパターニング後形成するサイドウォールの幅によっ
てベースコンタクト幅が決定されるようにしたものであ
る。詳しくは次のような製造方法とする。

まず、半導体基体の主表面上に第１の耐酸化性膜を形
成した後、前記第１の耐酸化性膜上に多結晶半導体層及
び第２の耐酸化性膜を形成する。その後、前記多結晶半
導体層及び前記第２の耐酸化性膜からなる積層膜で所定
のパターンを形成する。次に、前記積層膜からなるパタ
ーンを被覆するように絶縁膜を形成した後、前記積層膜
の側面に前記絶縁膜でサイドウォールを形成する。さら
に、前記積層膜と前記サイドウォールをマスクとして前
記第１の耐酸化性膜を除去した後、前記サイドウォール
を除去する。その後、前記多結晶半導体層と共に前記半
導体基体を所定量エッチングすることにより、前記第１
の耐酸化性膜の下部に広がる溝を前記半導体基体に形成
する。次に、前記溝の側面部及び前記多結晶半導体層の
側面に選択的に第３の耐酸化性膜を形成する。その後、
前記第１及び第３の耐酸化性膜をマスクとして前記半導
体基体を選択的に酸化することにより、前記溝部に素子
分離酸化膜を形成する。さらに、前記多結晶半導体層で
被覆されていない部分の前記第１の耐酸化性膜、並びに
前記第２及び第３の耐酸化性膜を除去し、前記半導体基
体にコンタクトを形成する。

（作用） 上記この発明においては、最初に半導体基体の表面上
に形成された３層膜中、上層２層膜をパターニングする
時に写真食刻工程が必要であるが、以後はセルフアライ
ンで工程が進められ、セルフアラインで不活性ベース領
域、活性ベース領域およびエミッタ領域のすべてが形成
される。また、上記上層２層膜のパターニング後、それ
にサイドウォールを付加して、それらをマスクとして第
１の耐酸化性膜のパターニングを実施して、該第１の耐
酸化性膜と上層２層膜との間に前記サイドウォールの幅
だけ、幅に差をもたせることにより、ベースコンタクト
幅（第２の多結晶半導体層と島領域の接触幅）が前記サ
イドウォールの幅によって決定される。したがって、こ
の発明においては、工程上マスク合わせ余裕を一切考慮
する必要がなくなる。

（実施例） 以下、この発明の一実施例について第１図を参照して
説明する。

先ず、第１図（Ａ）に示すように、P^-型半導体基板10
1にN⁺型埋込み拡散層102を形成したのち、半導体基板上
にN⁺型エピタキシャル層103を形成し、このN^-型エピタ
キシャル層103の表面を熱酸化して第１パッド酸化膜104
を200〜1000Å厚に形成した後、その上に第１シリコン
窒化膜105を約2000Å、第１多結晶シリコン膜106を約30
00Å、さらにその上に第２シリコン窒化膜107を約4000
Å堆積させる。

次に第１図（Ｂ）に示すように、ホトリソグラフィ技
術とRIE（リアクティブイオンエッチング）法により素
子分離酸化膜を形成すべき領域の前記第２シリコン窒化
膜107および第１多結晶シリコン膜106を順次異方性エッ
チングして除去する。

次に、全面に、LP（減圧）CVDまたはプラズマCVDを用
いてたとえば2000〜5000ÅのCVD酸化膜を堆積させる。
その後、CVD酸化膜のエッチバックを行い、第１多結晶
シリコン膜106および第２シリコン窒化膜107の側面にサ
イドウォールCVD酸化膜108を形成する。そのときの工程
断面図を第１図（Ｃ）に示す。

次に、第２シリコン窒化膜107と第１多結晶シリコン
膜106の２層膜およびサイドウォールCVD酸化膜108をマ
スクとして、第１図（Ｄ）に示すようにRIE法により第
１シリコン窒化膜105を異方性エッチングし、続いて同
領域の第１パッド酸化膜104とサイドウォールCVD酸化膜
108をウェットエッチングして除去する。この結果、前
記２層膜のパターンよりサイドウォールCVD酸化膜108の
幅だけ大きい第１シリコン窒化膜105のパターンが得ら
れ、両者の側端の位置はサイドウォールCVD酸化膜108の
幅分ずれることになる。なお、第１シリコン窒化膜105
のエッチング時、第２シリコン窒化膜107も同時にエッ
チングされるが、これは厚いため、薄くなるが残る。

次に、第１図（Ｅ）に示すように、前記第１シリコン
窒化膜105と第１パッド酸化膜104を除去した部分からN^-
型エピタキシャル層103に、ウェットエッチング方式やC
F₄系ガスによるプラズマエッチング方式により溝109を
形成する。この時、溝109は、サイドエッチングにより
第１パッド酸化膜104の下にアンダーカット部を有する
構造となる。また、この時第１多結晶シリコン膜106も
同じようにサイドエッチを行わせる。したがって、溝10
9の側面上端部（溝109で囲まれたエピタキシャル層103
の第1,第２の島領域103a,103bの側面上端部とも言え
る）と第１多結晶シリコン膜106の側面の位置は、前記
第１図（Ｃ）で示すサイドウォールCVD酸化膜108の幅だ
けずれることになる。このずれ部分（特に第１図（Ｅ）
の丸印部分）の拡大断面図を第１図（Ｆ）に示す。同図
中で示すｘはサイドウォールCVD酸化膜108の幅であり、
ｘ′は、溝109の側面上端部（第1,第２の島領域103a,10
3bの側面上端部）と第１多結晶シリコン膜106の側面位
置の差を表わし、ｘ≒ｘ′の関係が成立し、ｘ′はベー
スコンタクトの幅となる。すなわち、サイドウォールCV
D酸化膜108の幅によって、ベースのコンタクト幅が決め
られることとなる。

また、N^-型エピタキシャル層103のサイドエッチによ
って第１シリコン窒化膜105と第１パッド酸化膜104およ
び第２シリコン窒化膜107の端部は「ひさし」となる。

次に、「ひさし」の下の第１パッド酸化膜104を除去
したのち、第１図（Ｇ）に示すように溝109の内壁を熱
酸化し、第２パッド酸化膜110を例えば1000〜2000Å厚
に形成する。この時、第１多結晶シリコン膜106の側壁
も熱酸化され、多結晶シリコン酸化膜111が形成され
る。その後、第３シリコン窒化膜112をLPCVD法またはプ
ラズマCVD法を用いて例えば500〜2000Å全面に堆積す
る。この時、これらのCVD法は形成膜のステップカバレ
ージが大変優れているため、第１図（Ｇ）に示すように
第１シリコン窒化膜105および第２シリコン窒化膜107の
「ひさし」の陰になる部分まで第３シリコン窒化膜112
で被うことができる。

しかる後、RIE法王により、第３シリコン窒化膜112の
異方性エッチングを行う。エッチングは、第３シリコン
窒化膜112をエッチングした時点、すなわち第１図
（Ｈ）に示すように、溝109の底面において第２パッド
酸化膜110が露出した時点でストップさせる。すると、
同第１図（Ｈ）に示すように第１多結晶シリコン膜106
上には第２シリコン窒化膜107が残り、また、溝109の側
面には第３シリコン窒化膜112が残ることになる。さら
に第１多結晶シリコン膜106の側面および第1,第２シリ
コン窒化膜105,107の「ひさし」部にも第３シリコン窒
化膜112が残る。このような第３シリコン窒化膜112の選
択エッチングは、第１および第２シリコン窒化膜105,10
7の「ひさし」部分をマスクとして、高集積化の妨げと
なるマスク合わせ工程を用いずに、セルフアラインで行
うことができる。

その後、第１シリコン窒化膜105,第２シリコン窒化膜
107および第３シリコン窒化膜112をマスクとして熱酸化
処理を行い、第１図（Ｉ）に示すように溝部に素子分離
酸化膜113を形成する。この時、酸化膜は、第３シリコ
ン窒化膜112の下側へ成長してゆく。そして、第３シリ
コン窒化膜112は上方へ持ち上げられ、同時に酸化膜断
面形状は垂直に近い形状となる。したがって、素子分離
酸化膜113で囲まれたエピタキシャル層部分である第1,
第２の島領域103a,103bには、バーズビークのような酸
化膜の侵入はなく、バーズヘッドのような段差も形成さ
れない。また、第１多結晶シリコン膜106の側面にも第
３シリコン窒化膜112が形成されているため、第１多結
晶シリコン膜106は酸化されない。それゆえに、第1,第
２の島領域103a,103bの側端部と第１多結晶シリコン膜1
06側面の位置は素子分離酸化膜113形成の熱酸化処理の
影響を受けず変化しない。

次に、第１図（Ｊ）に示すように、第３シリコン窒化
膜112および第２シリコン窒化膜107の全てと第１多結晶
シリコン膜106下以外の第１シリコン窒化膜105を除去
し、さらに第１多結晶シリコン膜106側面の多結晶シリ
コン酸化膜111を除去する。

次に、写真食刻によって第２の島領域103b上の第１多
結晶シリコン膜106および第１シリコン窒化膜105を除去
する。続いて第１図（Ｋ）に示すようにレジストパター
ン114をマスタに第２の島領域103b中に燐をたとえば１
×10¹⁶cm^-2程度イオン注入する。

次に、レジストパターン114を除去したのち、第１図
（Ｌ）に示すように、非酸化性雰囲気で熱処理を行い、
第２の島領域103bを、N⁺型埋込み拡散層102に達するコ
レクタ抵抗低減用ディープコレクタ領域115とする。

次に、第１の島領域103a上の第１多結晶シリコン膜10
6および第１シリコン窒化膜105で覆われていない部分の
第１パッド酸化膜104ならびにディープコレクタ領域115
上の第１パッド酸化膜104を第１図（Ｍ）に示すように
除去し、第１の島領域103aにおいては第１図（Ｃ）のサ
イドウォールCVD酸化膜108の幅だけ表面を露出させた
後、全面に第２多結晶シリコン膜116を例えば3000〜500
0Å堆積し、さらに同図に示すように、写真食刻法によ
り島領域103a上の凸部を取り囲むように平坦化用のダミ
ーレジストパターン124を形成する。続いて、再度レジ
ストを塗布し、レジスト表面を平坦化した後、レジスト
と多結晶シリコンのエッチング速度が等しくなるような
条件で、島領域103a上の凸部の第２多結晶シリコン膜11
6および第１多結晶シリコン膜106を異方性エッチングに
より第１シリコン窒化膜105が露出するまでエッチング
を行い、その後残存レジストを除去する。この工程によ
り、第１図（Ｎ）に示すように第１多結晶シリコン膜10
6はすべて除去され、かつ第２多結晶シリコン膜116は、
サイドウォールCVD酸化膜の幅だけ第１の島領域103aに
接して該第１の島領域103aから延在するように残ること
になる。

次に、第２多結晶シリコン膜116の表面を薄く酸化し
たのち、この第２多結晶シリコン膜116に対して硼素を
たとえば１〜５×10¹⁵cm^-2のドース量でイオン注入す
る。続いて、第１図（Ｏ）に示すように、写真食刻法に
よりベース引出し電極領域以外の第２多結晶シリコン膜
116を除去する。

次に、熱処理を行い前記第１図（Ｏ）に示すように、
第１の島領域103a中に、第２多結晶シリコン膜116から
の硼素の拡散により不活性ベース領域119を形成すると
ともに、熱酸化を行い、第２多結晶シリコン膜116の表
面に多結晶シリコン酸化膜117を形成する。この時、同
時にディープコレクタ領域115の表面も酸化され、ディ
ープコレクタ酸化膜118も形成されることになる。次
に、前記第１図（Ｏ）に示すように第１の島領域103a上
の第１シリコン窒化膜105をすべて除去したのち、全面
にLPCVD法により第４シリコン窒化膜120を堆積させる。

次に、第１図（Ｐ）に示すように、RIE法により第４
シリコン窒化膜120のエッチングを行い、第２多結晶シ
リコン膜116および多結晶シリコン酸化膜117の側面にサ
イドウォールシリコン窒化膜120aを形成する。このサイ
ドウォールシリコン窒化膜120aにより、第１の島領域10
3a上の前記第１シリコン窒化膜105を除去した部分にお
いては、該除去による開口部が狭められる。そして、そ
の狭められた開口部と第１パッド酸化膜104を通して第
１の島領域103a中に硼素を0.5〜１×10¹⁴cm^-2程度イオ
ン注入し、900〜950℃の温度でアニールを行うことによ
り、同第１図（Ｐ）に示すように、活性ベース領域121
を前記不活性ベース領域119に延在するように第１の島
領域103a中に形成する。

次に、活性ベース領域121上の第１パッド酸化膜104お
よびディープコレクタ酸化膜118を除去したのち、第１
図（Ｑ）に示すように全面に、第３多結晶シリコン膜11
2を例えば3000〜5000Å堆積させる。

続いて、第３多結晶シリコン膜122の表面を200Å程度
酸化したのち、この第３多結晶シリコン膜122に砒素を
１〜２×10¹⁶cm^-2程度イオン注入する。その後、写真食
刻により第３多結晶シリコン膜122をエッチングして、
第１図（Ｒ）に示すように該第３多結晶シリコン膜122
をコレクタ電極としてディープコレクタ領域115上に残
し、かつエミッタ電極として第１の島領域103a上の前記
第１シリコン窒化膜除去部分およびその周辺部分に残
す。その後、熱処理を行うことにより、第１の島領域10
3a上の残存第３多結晶シリコン膜122からの砒素の拡散
により同第１図（Ｒ）に示すようにエミッタ領域123を
活性ベース領域121中に形成する。以上で素子が完成す
る。

（発明の効果） 以上詳細に説明したように、この発明の製造方法によ
れば、最初に半導体基体の表面上に形成された３層膜
中、上層２層膜をパターニングする時に写真食刻工程が
必要であるが、以後はセルフアラインで工程が進めら
れ、セルフアラインで不活性ベース領域，活性ベース領
域およびエミッタ領域のすべてが形成される。また、前
記上層２層膜のパターニング後形成するサイドウォール
の幅によってベースコンタクト幅を決定できる。したが
って、工程上マスク合わせ余裕を一切考慮する必要がな
くなり、マスク合わせ余裕だけトランジスタ専有面積
（島領域面積）を縮小することができる。そして、その
面積縮小により、ベース・コレクタ間接合容量の低減な
ど、トランジスタの高性能化を図ることができる。

なお、実際には、実施例中に示されるように、ディー
プコレクタ領域を形成するために、または第２の多結晶
半導体層（第２多結晶シリコン膜116）の不要部分を除
去するために、または、第３の多結晶半導体層（第３多
結晶シリコン膜122）を開口部部分に形成するために写
真食刻工程が必要となるが、これらの写真食刻工程は島
領域の面積には影響は与えない。また、これら写真食刻
工程とは関係なく、不活性ベース領域，活性ベース領
域，エミッタ領域をセルフアラインで形成できる。

また、上記この発明の製造方法によれば、第１の耐酸
化性膜をマスクとしてサイドエッチングされた半導体基
体の溝の側面に第３の耐酸化性膜を形成して、選択酸化
により素子分離酸化膜を形成しているのて、バーズビー
クのような酸化膜の侵入や、バーズヘッドのような段差
のない良好な素子分離酸化膜を形成できる利点もある。

【図面の簡単な説明】

第１図はこの発明のバイポーラ型半導体装置の製造方法
の一実施例を示す工程断面図、第２図は従来の製造方法
を示す工程断面図である。 101……P^-型半導体基板、103……N^-型エピタキシャル
層、105……第１シリコン窒化膜、106……第１多結晶シ
リコン膜、107……第２シリコン窒化膜、108……サイド
ウォールCVD酸化膜、109……溝、112……第３シリコン
窒化膜、113……素子分離酸化膜、116……第２多結晶シ
リコン膜、117……多結晶シリコン酸化膜、119……不活
性ベース領域、120a……サイドウォールシリコン窒化
膜、121……活性ベース領域、122……第３多結晶シリコ
ン膜、123……エミッタ領域。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H01L 27/082

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体基体に形成されるバイポーラ型半導
   体装置のコンタクトの形成方法において、 （ａ）半導体基体の主表面上に第１の耐酸化性膜を形成
   した後、前記第１の耐酸化性膜上に多結晶半導体層及び
   第２の耐酸化性膜を形成する工程と、 （ｂ）前記多結晶半導体層及び前記第２の耐酸化性膜か
   らなる積層膜で所定のパターンを形成する工程と、 （ｃ）前記積層膜からなるパターンを被覆するように絶
   縁膜を形成した後、前記積層膜の側面に前記絶縁膜でサ
   イドウォールを形成する工程と、 （ｄ）前記積層膜と前記サイドウォールをマスクとして
   前記第１の耐酸化性膜を除去した後、前記サイドウォー
   ルを除去する工程と、 （ｅ）前記多結晶半導体層と共に前記半導体基体を所定
   量エッチングすることにより、前記第１の耐酸化性膜の
   下部に広がる溝を前記半導体基体に形成する工程と、 （ｆ）前記溝の側面部及び前記多結晶半導体層の側面に
   選択的に第３の耐酸化性膜を形成する工程と、 （ｇ）前記第１及び第３の耐酸化性膜をマスクとして前
   記半導体基体を選択的に酸化することにより、前記溝部
   に素子分離酸化膜を形成する工程と、 （ｈ）前記多結晶半導体層で被覆されていない部分の前
   記第１の耐酸化性膜、並びに前記第２及び第３の耐酸化
   性膜を除去する工程と、 を具備することを特徴とするコンタクトの形成方法。