JP2611535B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法Info
- Publication number
- JP2611535B2 JP2611535B2 JP2288806A JP28880690A JP2611535B2 JP 2611535 B2 JP2611535 B2 JP 2611535B2 JP 2288806 A JP2288806 A JP 2288806A JP 28880690 A JP28880690 A JP 28880690A JP 2611535 B2 JP2611535 B2 JP 2611535B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- semiconductor
- insulating film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は不揮発性半導体記憶装置の製造方法に関し、
特に二層ゲート不揮発性半導体記憶装置の製造方法に関
するものである。
特に二層ゲート不揮発性半導体記憶装置の製造方法に関
するものである。
最も一般的な不揮発性半導体記憶装置の構造は浮遊ゲ
ート電極を含む二層ゲート電極トランジスタをメモリト
ランジスタとしたEPROM（Electorically Programmable
Read Only Memory）である。
ート電極を含む二層ゲート電極トランジスタをメモリト
ランジスタとしたEPROM（Electorically Programmable
Read Only Memory）である。
1986年のVLSIシンポジウムでK.Sekiya、S.Ohya、Y.Ni
o、J.Ozaki、K.Okamura、M.Kikuchiらが発表したメモリ
トランジスタの製造方法は、エッチングにより形成した
素子分離帯用溝に絶縁膜を埋込む方法である（Digest o
f Technical Paper 1986VLSI SYMPOSIUM pp.87）。
o、J.Ozaki、K.Okamura、M.Kikuchiらが発表したメモリ
トランジスタの製造方法は、エッチングにより形成した
素子分離帯用溝に絶縁膜を埋込む方法である（Digest o
f Technical Paper 1986VLSI SYMPOSIUM pp.87）。
この製造方法をさらに改良したものについて、第３
（ａ）〜（ｇ）を参照して説明する。
（ａ）〜（ｇ）を参照して説明する。
はじめに第３図（ａ）に示すように、半導体基板１に
SiO2などの第１のゲート絶縁膜２、ポリシリコンなどの
第１の半導体層３、SiO2などの第２のゲート絶縁膜４、
ポリシリコンなどの第２の半導体層５、耐酸化性のある
窒化シリコン膜７を順次成長してから、フォトレジスト
８を形成する。
SiO2などの第１のゲート絶縁膜２、ポリシリコンなどの
第１の半導体層３、SiO2などの第２のゲート絶縁膜４、
ポリシリコンなどの第２の半導体層５、耐酸化性のある
窒化シリコン膜７を順次成長してから、フォトレジスト
８を形成する。
つぎに第３図（ｂ）に示すように、フォトレジスト８
をマスクとして窒化シリコン膜７、第２の半導体層５、
第２のゲート絶縁膜４、第１の半導体膜３、第１のゲー
ト絶縁膜２、半導体基板１の表面を順次選択エッチング
してから、LPCVD法によるSiO2などによる層間絶縁膜10
を堆積する。
をマスクとして窒化シリコン膜７、第２の半導体層５、
第２のゲート絶縁膜４、第１の半導体膜３、第１のゲー
ト絶縁膜２、半導体基板１の表面を順次選択エッチング
してから、LPCVD法によるSiO2などによる層間絶縁膜10
を堆積する。
つぎに第３図（ｃ）に示すように、窒化シリコン膜７
の表面と溝９の底面を露出するまでエッチバックしてか
らポリシリコンなどの第３の半導体層11を堆積する。
の表面と溝９の底面を露出するまでエッチバックしてか
らポリシリコンなどの第３の半導体層11を堆積する。
つぎに第３図（ｄ）に示すように、第３の半導体層11
をエッチバックして窒化シリコン膜７を頭出しする。
をエッチバックして窒化シリコン膜７を頭出しする。
つぎに第３図（ｅ）に示すように、熱酸化することに
より耐酸化性ある窒化シリコン膜７は酸化されることな
く、素子分離帯のみに二酸化シリコン膜12が形成され
る。
より耐酸化性ある窒化シリコン膜７は酸化されることな
く、素子分離帯のみに二酸化シリコン膜12が形成され
る。
つぎに第３図（ｆ）に示すように、ホット燐酸などを
用いて窒化シリコン膜７をエッチングし、第２の半導体
膜５を露出させる。
用いて窒化シリコン膜７をエッチングし、第２の半導体
膜５を露出させる。
つぎにポリシリコンなどの第４の半導体層13を堆積
し、フォトレジスト14を形成する。
し、フォトレジスト14を形成する。
つぎに第３図（ｇ）に示すように、フォトレジスト14
をマスクとして選択エッチングしてゲート電極パターン
を形成し、拡散層15を形成し、層間絶縁膜16を堆積し、
コンタクト孔17を開口し、金属配線18を形成して素子部
が完成する。
をマスクとして選択エッチングしてゲート電極パターン
を形成し、拡散層15を形成し、層間絶縁膜16を堆積し、
コンタクト孔17を開口し、金属配線18を形成して素子部
が完成する。
従来技術においては、ポリシリコンなどの第２の半導
体層の上に窒化シリコン膜を直接堆積している。
体層の上に窒化シリコン膜を直接堆積している。
素子分離帯の二酸化シリコン膜を形成したあとホット
燐酸を用いて窒化シリコン膜をエッチングするときに、
露出した第２の半導体層の表面までエッチングしてしま
う。
燐酸を用いて窒化シリコン膜をエッチングするときに、
露出した第２の半導体層の表面までエッチングしてしま
う。
そのため第２の半導体層の表面が荒れたり、極端な場
合はなくなってしまう。
合はなくなってしまう。
そのあとの工程で、第２の半導体層と第４の半導体層
との密着が悪くなって剥れるという問題も発生してい
る。
との密着が悪くなって剥れるという問題も発生してい
る。
〔課題を解決するための手段〕 本発明の不揮発性半導体記憶装置の製造方法は、一導
電型半導体基板上に第１のゲート絶縁膜、第１の半導体
層、第２のゲート絶縁膜、第２の半導体層、二酸化シリ
コン膜、窒化シリコン膜を順次成長する工程と、素子分
離帯用の前記窒化シリコン膜、二酸化シリコン膜、第２
の半導体膜、第２のゲート絶縁膜、第１の半導体膜、第
１のゲート絶縁膜、前記基板の表面を順次選択エッチン
グして溝を形成する工程と、該溝内部の側壁のみに層間
膜を形成する工程と、第３の半導体層を成長してからエ
ッチバックして前記窒化シリコン膜を頭出しする工程
と、素子分離帯の前記第３の半導体層の表面を酸化する
工程と、窒化シリコン膜をエッチングする工程と、前記
二酸化シリコン膜をエッチングする工程と、前記第２の
半導体層とオーミック接触する第４の半導体層を成長す
る工程と、所定領域の前記第４の半導体膜、第２のゲー
ト絶縁膜、第１の半導体層、第１のゲート絶縁膜を順次
選択エッチングして、スタックト・ゲート構造を形成す
る工程とを含んでいる。
電型半導体基板上に第１のゲート絶縁膜、第１の半導体
層、第２のゲート絶縁膜、第２の半導体層、二酸化シリ
コン膜、窒化シリコン膜を順次成長する工程と、素子分
離帯用の前記窒化シリコン膜、二酸化シリコン膜、第２
の半導体膜、第２のゲート絶縁膜、第１の半導体膜、第
１のゲート絶縁膜、前記基板の表面を順次選択エッチン
グして溝を形成する工程と、該溝内部の側壁のみに層間
膜を形成する工程と、第３の半導体層を成長してからエ
ッチバックして前記窒化シリコン膜を頭出しする工程
と、素子分離帯の前記第３の半導体層の表面を酸化する
工程と、窒化シリコン膜をエッチングする工程と、前記
二酸化シリコン膜をエッチングする工程と、前記第２の
半導体層とオーミック接触する第４の半導体層を成長す
る工程と、所定領域の前記第４の半導体膜、第２のゲー
ト絶縁膜、第１の半導体層、第１のゲート絶縁膜を順次
選択エッチングして、スタックト・ゲート構造を形成す
る工程とを含んでいる。
本発明の第１の実施例について、第１図（ａ）〜
（ｉ）を参照して説明する。
（ｉ）を参照して説明する。
はじめに第１図（ａ）に示すように、Ｐ型シリコンな
どの半導体基板１の上に厚さ200ÅのSiO2などの第１の
ゲート絶縁膜２、Ｎ型で厚さ2000Åの第１の半導体層３
を順次堆積する。
どの半導体基板１の上に厚さ200ÅのSiO2などの第１の
ゲート絶縁膜２、Ｎ型で厚さ2000Åの第１の半導体層３
を順次堆積する。
つぎに1150℃以上の高温酸化で厚さ200ÅのSiO2など
の第２のゲート酸化膜４を形成したのち、Ｎ型で厚さ20
00Åの第２の半導体層５、厚さ1000Åの二酸化シリコン
膜６、厚さ1500Åの窒化シリコン膜７を順次堆積して、
フォトレジスト８を形成する。
の第２のゲート酸化膜４を形成したのち、Ｎ型で厚さ20
00Åの第２の半導体層５、厚さ1000Åの二酸化シリコン
膜６、厚さ1500Åの窒化シリコン膜７を順次堆積して、
フォトレジスト８を形成する。
つぎに第１図（ｂ）に示すように、フォトレジスト８
をマスクとしてRIE法により異方性エッチングして、深
さ0.8μｍの溝９を形成し、SiO2などの層間絶縁膜10を
堆積する。
をマスクとしてRIE法により異方性エッチングして、深
さ0.8μｍの溝９を形成し、SiO2などの層間絶縁膜10を
堆積する。
つぎに第１図（ｃ）に示すように、RIE法により層間
絶縁膜10をエッチバックして、溝９の底部と窒化シリコ
ン膜７の表面とを露出させ、Ｐ型にドープした第３の半
導体層11を厚さ１μｍまで成長させる。
絶縁膜10をエッチバックして、溝９の底部と窒化シリコ
ン膜７の表面とを露出させ、Ｐ型にドープした第３の半
導体層11を厚さ１μｍまで成長させる。
つぎに第１図（ｄ）に示すように、第３の半導体層11
をエッチバックして窒化シリコン膜７を露出させる。
をエッチバックして窒化シリコン膜７を露出させる。
つぎに第１図（ｅ）に示すように、選択的に素子分離
帯上のみに厚い（たとえば8000Å）二酸化シリコン膜12
を形成する。
帯上のみに厚い（たとえば8000Å）二酸化シリコン膜12
を形成する。
つぎに第１図（ｆ）に示すように、窒化シリコン膜７
を除去する。
を除去する。
つぎに第１図（ｇ）に示すように、二酸化シリコン膜
６を除去する。
６を除去する。
つぎに第１図（ｈ）に示すように、厚さ2000Åの第４
の半導体膜13を成長させ、フォトレジスト14を形成す
る。
の半導体膜13を成長させ、フォトレジスト14を形成す
る。
つぎに第１図（ｉ）に示すように、フォトレジスト14
をマスクとして選択エッチングしてゲート電極パターン
を形成し、拡散層15を形成し、層間絶縁膜16を堆積し、
コンタクト孔17を開口し、金属配線18を形成して素子部
が完成する。
をマスクとして選択エッチングしてゲート電極パターン
を形成し、拡散層15を形成し、層間絶縁膜16を堆積し、
コンタクト孔17を開口し、金属配線18を形成して素子部
が完成する。
従来技術では素子分離帯のトレンチ溝の上に厚い二酸
化シリコン膜を形成するために用いていた窒化シリコン
膜が、第２の半導体層と直接接していたのに対し、本実
施例においては窒化シリコン膜と第２の半導体層との間
に二酸化シリコン膜を形成し、窒化シリコン膜と第２の
半導体層とを直接接触させていないところに特徴があ
る。
化シリコン膜を形成するために用いていた窒化シリコン
膜が、第２の半導体層と直接接していたのに対し、本実
施例においては窒化シリコン膜と第２の半導体層との間
に二酸化シリコン膜を形成し、窒化シリコン膜と第２の
半導体層とを直接接触させていないところに特徴があ
る。
つぎに本発明の第２の実施例について、第２図（ａ）
〜（ｃ）を参照して説明する。
〜（ｃ）を参照して説明する。
第１の実施例と同様にして第１図（ｇ）と同じ第２図
（ａ）の構造が得られる。
（ａ）の構造が得られる。
つぎに第１図（ｂ）に示すように、厚さ1500ÅのWSi
などからなるシリサイド層19を形成する。
などからなるシリサイド層19を形成する。
つぎに第２図（ｃ）に示すように、フォトレジスト14
をマスクとして選択エッチングしてゲート電極パターン
を形成し、拡散層15を形成し、層間絶縁膜16を堆積し、
コンタクト孔17を開口し、金属配線18を形成して素子部
が完成する。
をマスクとして選択エッチングしてゲート電極パターン
を形成し、拡散層15を形成し、層間絶縁膜16を堆積し、
コンタクト孔17を開口し、金属配線18を形成して素子部
が完成する。
第２の実施例の特徴は、第２の半導体層の上に挟んだ
シリサイド層の電気抵抗がポリシリコンなどの半導体層
より小さいので、ゲート電極の層抵抗を下げることがで
きることにある。
シリサイド層の電気抵抗がポリシリコンなどの半導体層
より小さいので、ゲート電極の層抵抗を下げることがで
きることにある。
第２の半導体層上に二酸化シリコン膜を挟んで窒化シ
リコン膜を堆積しているため、ホット燐酸を用いて素子
分離帯の窒化シリコン膜をエッチングする燐酸に、第２
の半導体層の表面を直接さらすことがない。
リコン膜を堆積しているため、ホット燐酸を用いて素子
分離帯の窒化シリコン膜をエッチングする燐酸に、第２
の半導体層の表面を直接さらすことがない。
そのため第２の半導体層の表面の損傷や荒れを少なく
して、第４の半導体層との密着性を改善することができ
た。
して、第４の半導体層との密着性を改善することができ
た。
第１図（ａ）〜（ｉ）は本発明の第１の実施例を示す断
面図、第２図（ａ）〜（ｃ）は本発明の第２の実施例を
示す断面図、第３図（ａ）〜（ｇ）は従来技術による不
揮発性半導体記憶装置の製造方法を示す断面図である。 １……半導体基板、２……第１のゲート絶縁膜、３……
第１の半導体層、４……第２のゲート絶縁膜、５……第
２の半導体層、６……二酸化シリコン膜、７……窒化シ
リコン膜、８……フォトレジスト、９……溝、10……層
間絶縁膜、11……第３の半導体層、12……素子分離帯の
二酸化シリコン膜、13……第４の半導体層、14……フォ
トレジスト、15……拡散層、16……層間絶縁膜、17……
コンタクト孔、18……金属配線、19……シリサイド層。
面図、第２図（ａ）〜（ｃ）は本発明の第２の実施例を
示す断面図、第３図（ａ）〜（ｇ）は従来技術による不
揮発性半導体記憶装置の製造方法を示す断面図である。 １……半導体基板、２……第１のゲート絶縁膜、３……
第１の半導体層、４……第２のゲート絶縁膜、５……第
２の半導体層、６……二酸化シリコン膜、７……窒化シ
リコン膜、８……フォトレジスト、９……溝、10……層
間絶縁膜、11……第３の半導体層、12……素子分離帯の
二酸化シリコン膜、13……第４の半導体層、14……フォ
トレジスト、15……拡散層、16……層間絶縁膜、17……
コンタクト孔、18……金属配線、19……シリサイド層。
Claims (1)
- 【請求項１】一導電型半導体基板上に第１のゲート絶縁
膜、第１の半導体層、第２のゲート絶縁膜、第２の半導
体層、二酸化シリコン膜、窒化シリコン膜を順次成長す
る工程と、素子分離帯用の前記窒化シリコン膜、二酸化
シリコン膜、第２の半導体膜、第２のゲート絶縁膜、第
１の半導体膜、第１のゲート絶縁膜、前記基板の表面を
順次選択エッチングして溝を形成する工程と、該溝内部
の側壁のみに層間膜を形成する工程と、第３の半導体層
を成長してからエッチバックして前記窒化シリコン膜を
頭出しする工程と、素子分離帯の前記第３の半導体層の
表面を酸化する工程と、窒化シリコン膜をエッチングす
る工程と、前記二酸化シリコン膜をエッチングする工程
と、前記第２の半導体層とオーミック接触する第４の半
導体層を成長する工程と、所定領域の前記第４の半導体
膜、第２のゲート絶縁膜、第１の半導体層、第１のゲー
ト絶縁膜を順次選択エッチングして、スタックト・ゲー
ト構造を形成する工程とを含むことを特徴とする不揮発
性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288806A JP2611535B2 (ja) | 1990-10-25 | 1990-10-25 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288806A JP2611535B2 (ja) | 1990-10-25 | 1990-10-25 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162574A JPH04162574A (ja) | 1992-06-08 |
| JP2611535B2 true JP2611535B2 (ja) | 1997-05-21 |
Family
ID=17734977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2288806A Expired - Lifetime JP2611535B2 (ja) | 1990-10-25 | 1990-10-25 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611535B2 (ja) |
-
1990
- 1990-10-25 JP JP2288806A patent/JP2611535B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162574A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532701A (en) | Method of manufacturing semiconductor device | |
| JPH0414880A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US4616402A (en) | Method of manufacturing a semiconductor device with a stacked-gate-electrode structure | |
| JP2611535B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2833030B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JPH04348070A (ja) | 半導体装置及びその製造方法 | |
| JPS6272171A (ja) | 半導体メモリ | |
| JPS62128567A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JP2876670B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JP3097749B2 (ja) | コンタクトの形成方法 | |
| JP2775782B2 (ja) | 半導体装置の製造方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JP2547755B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPH0338742B2 (ja) | ||
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0786205A (ja) | 半導体装置およびその製造方法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPS63177568A (ja) | 不揮発性半導体メモリ装置の製造方法 |