JPH01283853A - バンプ形成方法とその装置 - Google Patents
バンプ形成方法とその装置Info
- Publication number
- JPH01283853A JPH01283853A JP63113124A JP11312488A JPH01283853A JP H01283853 A JPH01283853 A JP H01283853A JP 63113124 A JP63113124 A JP 63113124A JP 11312488 A JP11312488 A JP 11312488A JP H01283853 A JPH01283853 A JP H01283853A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- electrode
- bump
- chip
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000012212 insulator Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 3
- 238000003825 pressing Methods 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000002699 waste material Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 2
- 235000008429 bread Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はウェハのチップに形成されるＡｌ電極にバンプ
を形成する方法とその装置に関するものである。
を形成する方法とその装置に関するものである。
従来の技術
従来のバンプは、第３図に示すように、ウェハ１４のチ
ップ１２に形成されたＡｌ電極１３の上に、第１工程（
ａ）でＣｒ蒸着膜２１、第２工程（ｂ）でＣｕ蒸着膜２
２、第３工程（Ｃ）でＡｕ蒸着膜２３を夫々設け、そし
て第４工程（ｄ）でＡｕメツキ層２４を設けて形成して
いる。
ップ１２に形成されたＡｌ電極１３の上に、第１工程（
ａ）でＣｒ蒸着膜２１、第２工程（ｂ）でＣｕ蒸着膜２
２、第３工程（Ｃ）でＡｕ蒸着膜２３を夫々設け、そし
て第４工程（ｄ）でＡｕメツキ層２４を設けて形成して
いる。
発明が解決しようとする課題
しかし上記従来例では、バンプ形成の工程数が多いのみ
ならず、不良のチップに対してもバンプの形成が行われ
て無駄が多いという問題がある。
ならず、不良のチップに対してもバンプの形成が行われ
て無駄が多いという問題がある。
課題を解決するための手段
本発明のバンプ形成方法（請求項１）は上記問題点を解
消するため、ウェハのチップにＡｌ電極を形成して各チ
ップの検査を行った後、パラレル電極ツールの下端部で
ワイヤの先端部をＡｌ電極に押付け、パラレル電極間に
電流を流して前記ワイヤをこのＡｌ電極に接合し、次に
ワイヤを引張って先端部近傍で切断することにより前記
Ａｌ電極上にバンプを形成することを特徴とする。
消するため、ウェハのチップにＡｌ電極を形成して各チ
ップの検査を行った後、パラレル電極ツールの下端部で
ワイヤの先端部をＡｌ電極に押付け、パラレル電極間に
電流を流して前記ワイヤをこのＡｌ電極に接合し、次に
ワイヤを引張って先端部近傍で切断することにより前記
Ａｌ電極上にバンプを形成することを特徴とする。
又本発明のバンプ形成袋Ｗ（請求項２）は上記問題点を
解消するため、両電極間に絶縁体が介在させられた電極
間の下端部に所定バンプ形状に見合った凹部を有し昇降
動するパラレル電極ツールと、ワイヤをパラレル電極ツ
ールの前記凹部に対して進退動させるクランパとを備え
、且つバンプ形成時にパラレル電極ツールを鉛直軸まわ
りに回転させるように構成したことを特徴とする。
解消するため、両電極間に絶縁体が介在させられた電極
間の下端部に所定バンプ形状に見合った凹部を有し昇降
動するパラレル電極ツールと、ワイヤをパラレル電極ツ
ールの前記凹部に対して進退動させるクランパとを備え
、且つバンプ形成時にパラレル電極ツールを鉛直軸まわ
りに回転させるように構成したことを特徴とする。
作用
本発明のバンプ形成方法によれば、パラレル電極ツール
の下端部でワイヤの先端部をチップのＡｌ電極に押付け
た状態で電極間に電気を流してそのジュール熱で前記先
端部をこのＡｌ電極に接合し、ワイヤを引張って先端部
近傍で切断することにより、ワイヤのＡ！電極上にバン
プを形成することができるので、従来例に比較して工程
数を格段に少なくすることができる。又各チップごとに
バンプを形成することができるので、検査によって良好
であると判明したチップのみにバンプを形成することが
でき、不良のチップにバンプを形成するという従来例の
無駄をなくすことができる。
の下端部でワイヤの先端部をチップのＡｌ電極に押付け
た状態で電極間に電気を流してそのジュール熱で前記先
端部をこのＡｌ電極に接合し、ワイヤを引張って先端部
近傍で切断することにより、ワイヤのＡ！電極上にバン
プを形成することができるので、従来例に比較して工程
数を格段に少なくすることができる。又各チップごとに
バンプを形成することができるので、検査によって良好
であると判明したチップのみにバンプを形成することが
でき、不良のチップにバンプを形成するという従来例の
無駄をなくすことができる。
本発明のバンプ形成装置によれば、パラレル電極ツール
の下端部の凹部によって所定形状のバンプを形成するこ
とができると共に、パラレル電極ツールを鉛直軸まわり
に回転させることによって、任意の方向にバンプを形成
することができる。
の下端部の凹部によって所定形状のバンプを形成するこ
とができると共に、パラレル電極ツールを鉛直軸まわり
に回転させることによって、任意の方向にバンプを形成
することができる。
実施例
本発明の実施例を、第１図及び第２図に基き説明する。
パラレル電極ツール１は、鉛直軸まわりに回転可能な支
持アーム２の先端部に固着された第１電極３と第２電極
４とを備え、これら電極３．４間に絶縁体５が介装され
ている。電極３．４間の下端部は、前記絶縁体５のない
凹部６となっている。
持アーム２の先端部に固着された第１電極３と第２電極
４とを備え、これら電極３．４間に絶縁体５が介装され
ている。電極３．４間の下端部は、前記絶縁体５のない
凹部６となっている。
又各電極３．４の下端面にはワイヤ接合面３ａ、４ａが
形成されている。そしてこれら電極部３．４には溶接電
源７が接続されている。尚、ワイヤ接合面３ａ、４ａを
溝状に形成してワイヤ案内溝とすることもできる。
形成されている。そしてこれら電極部３．４には溶接電
源７が接続されている。尚、ワイヤ接合面３ａ、４ａを
溝状に形成してワイヤ案内溝とすることもできる。
第１電極３の下端部近傍に、バンプ用のワイヤ８を挿通
してその先端部を前記凹部６の下方位置に案内する案内
孔９を設けている。又この案内孔９に挿通されるワイヤ
８をクランプして矢印方向に移動させるクランパ１０を
配設している。尚、１１はＸ−Ｙ方向に移動可能なＸ−
Ｙテーブルで、チップ１２にＡｌ電極１３が形成された
ウェハ１４が設置される。１５はＸ−Ｙテーブル１１の
上方に配設された認識カメラで、各チップ１２に形成さ
れた不良マークを判別するのに用いられる。
してその先端部を前記凹部６の下方位置に案内する案内
孔９を設けている。又この案内孔９に挿通されるワイヤ
８をクランプして矢印方向に移動させるクランパ１０を
配設している。尚、１１はＸ−Ｙ方向に移動可能なＸ−
Ｙテーブルで、チップ１２にＡｌ電極１３が形成された
ウェハ１４が設置される。１５はＸ−Ｙテーブル１１の
上方に配設された認識カメラで、各チップ１２に形成さ
れた不良マークを判別するのに用いられる。
以上のように構成されたバンプ形成装置の作用説明を行
う。
う。
バンプ形成に先立って、図示しない前工程でウェハ１４
の各チップ１２の良否を判定し、該当のチップ１２に不
良マークを形成する。そして、第２図（ａ）〜（ｄ）に
示すように、先ず認識カメラ１５で各チップ１２ごとに
前記不良マークの有無を検出する（第２図（ａ））。次
に、この不良マークのないチップ１２のみに対してパラ
レル電極ツール１が下降し、第２図（ｂ）に示すように
ワイヤ８の先端部を前記チップ１２のＡｌ電極１３に押
付け、溶接電源７から第１、第２電極３．４を通じてワ
イヤ８の先端部に通電し、ジュール熱によって前記先端
部をポイント瞬間加熱して前記Ａｌ電極１３に接合する
。
の各チップ１２の良否を判定し、該当のチップ１２に不
良マークを形成する。そして、第２図（ａ）〜（ｄ）に
示すように、先ず認識カメラ１５で各チップ１２ごとに
前記不良マークの有無を検出する（第２図（ａ））。次
に、この不良マークのないチップ１２のみに対してパラ
レル電極ツール１が下降し、第２図（ｂ）に示すように
ワイヤ８の先端部を前記チップ１２のＡｌ電極１３に押
付け、溶接電源７から第１、第２電極３．４を通じてワ
イヤ８の先端部に通電し、ジュール熱によって前記先端
部をポイント瞬間加熱して前記Ａｌ電極１３に接合する
。
このとき、ワイヤ８の各ワイヤ接合面３ａ、４ａによっ
て押付けられている部位はその押圧力によって偏平化さ
れる。一方、ワイヤ８のパラレル電極ツール１の凹部６
内に入り込んだ部位は前記押圧力を受けないので、略原
形のまま残される。この状態で、第２図（Ｃ）に示すよ
うにクランパ１ｏでワイヤ８を引張り、その先端部を残
して切断する。
て押付けられている部位はその押圧力によって偏平化さ
れる。一方、ワイヤ８のパラレル電極ツール１の凹部６
内に入り込んだ部位は前記押圧力を受けないので、略原
形のまま残される。この状態で、第２図（Ｃ）に示すよ
うにクランパ１ｏでワイヤ８を引張り、その先端部を残
して切断する。
そしてパラレル電極ツール１を上昇させ、第２図（ｄ）
に示すように、チップ１２のＡｌ電極１３上に形成され
た高さ寸法が略ワイヤ径のバンプ１６を得ることができ
る。その後、前記クランパ１０がワイヤ８をクランプし
た状態でその先端部をパラレル電極ツール１の凹部６の
下方位置に進出させ、次のバンプ形成に備える。尚、パ
ラレル電極ツール１を鉛直軸まわりに回転させることに
よって、パン１１６を任意の方向に形成することもでき
る。
に示すように、チップ１２のＡｌ電極１３上に形成され
た高さ寸法が略ワイヤ径のバンプ１６を得ることができ
る。その後、前記クランパ１０がワイヤ８をクランプし
た状態でその先端部をパラレル電極ツール１の凹部６の
下方位置に進出させ、次のバンプ形成に備える。尚、パ
ラレル電極ツール１を鉛直軸まわりに回転させることに
よって、パン１１６を任意の方向に形成することもでき
る。
本発明は上記実施例に示す外、種々の態様に構成するこ
とができる。例えばパラレル電極ツールの具体的構成は
、使用するワイヤや形成しようとするバンプ形状などに
応じて、適宜設定することができる。
とができる。例えばパラレル電極ツールの具体的構成は
、使用するワイヤや形成しようとするバンプ形状などに
応じて、適宜設定することができる。
発明の効果
請求項１の発明によれば、少ない工程数で良好なチップ
のみにバンプを形成することができるので、従来例の無
駄を排除することができる。
のみにバンプを形成することができるので、従来例の無
駄を排除することができる。
請求項２の発明によれば、所定形状のバンプを任意の方
向に形成することができる。
向に形成することができる。
第１図は本発明の全体配置を示す側面図、第２図はバン
プ形成工程を示す側面図、第３図は従来例のバンプ形成
工程を示す側面図である。 １−−−−−−−−−−・−・−−−−−−ｍ−・・−
一−〜−−−・−一−−−パラレル電極ツール３−・−
・−−−−−−−−−−・−一−−−−−−−−・−・
−第１電極４・−−−−−・−・・−・・−−−−−−
−−・−・−−−−−−−−・・−・・・・第２電極５
−・−・・−−−−−−・・・・−−−−−・−・−一
−−−−−・−・・・絶縁体６・−・−・−・−・−−
−−一−−−−・・−−−−−一−−・−・−・凹部８
・−・−−−−−・−・−−−−−一−−−−−−・・
・−・−−−−−−・−・ワイヤ１０・・−・−一−−
−−−−−−−−−−−−−−−−−−−−−−−−−
・・−・−クランパ１２−・・−一−−−−−・−・−
・−・−・−・・−一−−−・〜−−−−チップ１３・
−・・・・・−−−−−−−−・−一−−−・・−一−
−−−−−−・−−−−−−Ａ ｌ電極１４・−一一一
一・・−・−−−−−−−・〜・−−−−−−−−一−
−−−−・・ウェハ１６−−−−−−−−・・−−−一
−・・−・−−−一−−−・−・−一一−−−−−バン
プ。 代理人 弁理士 中尾 敏男 はか１名１）
、ＯＵ
プ形成工程を示す側面図、第３図は従来例のバンプ形成
工程を示す側面図である。 １−−−−−−−−−−・−・−−−−−−ｍ−・・−
一−〜−−−・−一−−−パラレル電極ツール３−・−
・−−−−−−−−−−・−一−−−−−−−−・−・
−第１電極４・−−−−−・−・・−・・−−−−−−
−−・−・−−−−−−−−・・−・・・・第２電極５
−・−・・−−−−−−・・・・−−−−−・−・−一
−−−−−・−・・・絶縁体６・−・−・−・−・−−
−−一−−−−・・−−−−−一−−・−・−・凹部８
・−・−−−−−・−・−−−−−一−−−−−−・・
・−・−−−−−−・−・ワイヤ１０・・−・−一−−
−−−−−−−−−−−−−−−−−−−−−−−−−
・・−・−クランパ１２−・・−一−−−−−・−・−
・−・−・−・・−一−−−・〜−−−−チップ１３・
−・・・・・−−−−−−−−・−一−−−・・−一−
−−−−−−・−−−−−−Ａ ｌ電極１４・−一一一
一・・−・−−−−−−−・〜・−−−−−−−−一−
−−−−・・ウェハ１６−−−−−−−−・・−−−一
−・・−・−−−一−−−・−・−一一−−−−−バン
プ。 代理人 弁理士 中尾 敏男 はか１名１）
、ＯＵ
Claims (2)
- （１）ウェハのチップにＡｌ電極を形成して各チップの
検査を行った後、パラレル電極ツールの下端部でワイヤ
の先端部をＡｌ電極に押付け、パラレル電極間に電流を
流して前記ワイヤをこのＡｌ電極に接合し、次にワイヤ
を引張って先端部近傍で切断することにより前記Ａｌ電
極上にバンプを形成することを特徴とするバンプ形成方
法。 - （２）両電極間に絶縁体が介在させられた電極間の下端
部に所定バンプ形状に見合った凹部を有し昇降動するパ
ラレル電極ツールと、ワイヤをパラレル電極ツールの前
記凹部に対して進退動させるクランパとを備え、且つバ
ンプ形成時にパラレル電極ツールを鉛直軸まわりに回転
させるように構成したことを特徴とするバンプ形成装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113124A JPH01283853A (ja) | 1988-05-10 | 1988-05-10 | バンプ形成方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113124A JPH01283853A (ja) | 1988-05-10 | 1988-05-10 | バンプ形成方法とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01283853A true JPH01283853A (ja) | 1989-11-15 |
Family
ID=14604135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113124A Pending JPH01283853A (ja) | 1988-05-10 | 1988-05-10 | バンプ形成方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01283853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726770B1 (ko) * | 2001-07-05 | 2007-06-11 | 삼성테크윈 주식회사 | 티비지에이 반도체 패키지의 제조장치와 이의 제조방법 |
-
1988
- 1988-05-10 JP JP63113124A patent/JPH01283853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726770B1 (ko) * | 2001-07-05 | 2007-06-11 | 삼성테크윈 주식회사 | 티비지에이 반도체 패키지의 제조장치와 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953624A (en) | Bump forming method | |
| US3747198A (en) | Tailless wedge bonding of gold wire to palladium-silver cermets | |
| JPH08181162A (ja) | シェィブドキャピラリーを用いて細かいピッチのワイヤーボンディングを行う方法および装置 | |
| JPH05226407A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH01283853A (ja) | バンプ形成方法とその装置 | |
| GB2177639A (en) | Ultrasonic wire bonder and method of manufacturing a semiconductor therewith | |
| JPS62152143A (ja) | バンプ形成方法 | |
| JP2682006B2 (ja) | バンプ形成方法 | |
| JPS5925377B2 (ja) | ワイヤボンデイング方法 | |
| JPH08203962A (ja) | チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法 | |
| JP2676782B2 (ja) | バンプ形成方法およびバンプ構造体 | |
| JP3202193B2 (ja) | ワイヤボンディング方法 | |
| JPH0695519B2 (ja) | バンプ形成方法 | |
| JPH10107074A (ja) | バンプボンダー | |
| JPH02194540A (ja) | ワイヤボンデイング方法 | |
| JP3289609B2 (ja) | ワイヤボンディング方法 | |
| JP3082657B2 (ja) | バンプ形成装置およびバンプ形成方法 | |
| JPS6138186Y2 (ja) | ||
| JPH05235002A (ja) | バンプ形成方法 | |
| JPH0437034A (ja) | バンプ形成方法 | |
| JPH06326164A (ja) | ワイヤボンディング装置および方法 | |
| JPS6377131A (ja) | 半導体装置の検査方法 | |
| TWI567839B (zh) | 打線構造及銲線形成方法 | |
| JPH07263477A (ja) | 被覆ボンディング細線接合用キャピラリー | |
| JPS5823493Y2 (ja) | 素材押え弾性体を備えた電極 |